第三章 版图设计.ppt

保持管子长、宽不变， 减小了寄生参数 天线规则 P172 Source-drain sharing, device splitting and parasitic reduction are fundamental techniques used throughout CMOS layout. You can use these techniques on many devices other than our small example. Keep your eyes open for opportunity. 3.8 指状晶体管版图 P50 P156 接触孔的总电阻 P139 3.6 通用设计规则 P39 P41 P56 3.9 P59 3.10 P60 3.11 ASIC设计方法 按版图结构及制造方法分，有半定制(Semi-custom)和全定制(Full-custom)两种实现方法 全定制方法 是一种基于晶体管级的，手工设计版图的制造方法 半定制法 是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。 ASIC设计方法 全定制法 半定制法 门阵列法 标准单元法 可编程逻辑器件法 晶体管级电路设计 建议用orcad（spice）（PC版） 与cadence软件较相似