逻辑门电路开关特性、逻辑和实际问题研究.pptVIP

2.7 CMOS逻辑门电路 2.7.1 CMOS反相器 1、电路结构及工作原理 CMOS反相器电路如图2.7-1(a) (b)所示 它由两个增强型MOS场效应管组成，其中V1为NMOS管，称驱动管，V2为PMOS管，称负载管。 NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在2~5V之间。为了使电路能正常工作，要求电源电压UDD＞(UTN+|UTP|)。UDD可在3~18V之间工作，其适用范围较宽。 图2.7-1 CMOS反相器 简化电路 工作原理: (1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|＞|UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD， 即输出为高电平。  (2)当UI=UIH=UDD时，UGS1=UDD＞UTN，V1导通，而UGS2=0＜|UTP|，因此V2截止。此时UO=UOL≈0，即输出为低电平。 可见，CMOS反相器实现了逻辑非的功能。   2. CMOS反相器的主要特性 CMOS反相器的电压传输特性如图2.7-2所示。 CMOS 反相器的电流传输特性2.7-3 图 2.7-2 CMOS反相器的电压传输特性 阈值电压UT=1/2UDD 图 2.7-3 CMOS反相器的电流传输特性 在AB段由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。 在CD段V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。只有在BC段，V1和V2均导通时才有电流iD流过V1和V2，并且在UI=1/2UDD附近，iD最大。 从以上分析看出，CMOS电路有以下特点：  ① 静态功耗低。CMOS反相器稳定工作时总是有一个MOS管处于截止状态(原理分析可见)，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。  ② 抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。这在TTL电路中是办不到的。 ③ 电源电压工作范围宽，电源利用率高。标准CMOS电路的电源电压范围很宽，可在3~18V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，UOH=UDD, UOL=0V，因此电源利用率很高。   CMOS非门传输延迟较大，且它们均与电源电压有关。 表2.7列出了温度为25℃、负载电容为50pF时，不同电源电压下CMOS非门的传输延迟和功耗。由表可见，电源电压越高，CMOS电路的传输延迟越小，功耗越大。 表2.7: CMOS非门的延迟和功耗与电源电压的关系 电源电压/V 5 10 15 传输延迟/ns每门 50 30 20 功耗/mW每门 0.5 0.8 2 它由四个MOS管组成。V1、V2为两只串联的NMOS管，V3、V4为两只并联的PMOS管。当输入A、B中有一个或者两个均为低电平时，即 2.7.2 CMOS逻辑门 1、CMOS与非门 当输入A、B中有一个或者两个均为低电平时V1、 V2中有一个或两个截止，输出UO总为高电平。只有当A、 B均为高电平输入时，输出F才为低电平。则输出F和输入A、 B之间是与非关系， F=A·B A B F 0 0 1 0 1 1 1 0 1 1 1 0 2.7.2 CMOS逻辑门 2、CMOS或非门 A B F 0 0 1 0 1 0 1 0 0 1 1 0 当输入A、B中有一个或者两个均为高电平时V1、 V2中有一个或两个导通，输出UO总为低电平。只有当A、 B均为低电平输入时，输出F才为高电平。则输出F和输入A、 B之间是或非关系， F=A+B 3 、CMOS传输门 (a) 电路结构； (b) 逻辑符号 当C= UDD, C=0V时，V1的UGB1=UDDUTN,故V1导通； V2的UGB2=-UDD UTP, 故V2也导通。所以此时在V1和V2的“漏 - 源”之间同时产生导电沟道，使输入端与输出端之间形成导电通路，相当于开关接通。 当C=0，C=UDD时，V1的UGB1=0UTN，故V1不能产生沟道；V2的UGB2=0 UTP，故V2也不能产生导电沟道。所以， 在这种