《半导体器件物理》第5章_4槽栅MOSFET.ppt

5.3槽栅MOSFET 表面势 DIBL S和Vth HCE ID 解析模型 由边界条件得 代入电势表达式 最小表面势 5.4 动态阈值MOS 的特性 移动电话、笔记本电脑等各种便携式和移动电子产品的迅速发展,在对集成电路的尺寸提出严格要求的同时对电路的功耗提出了更为苛刻的要求,对低功耗研究成为当今集成电路设计的一个主要方向。 在导通时具有很低的阈值电压,这样可以提供很强的驱动能力;在截止状态时,具有很高的阈值电压,则可以减少漏电流从而降低功耗。 由于体效应的增强而引起的阈值电压的降低导致了以下两个主要效应: (1) 降低了沟道内的有效电场强度,提高了载流子的迁移率。 (2) 得到更高的漏极电流,提高了MOS 场效应晶体管的负载能力。 通过栅极和衬底的互连可以达到上述的目标。 通过Medici 软件的仿真对DTMOS 的工作特性进行了仿真和分析 阈值电压的降低,则可以得到更高的漏极电流,所以DTMOS 与标准的MOS 相比具有很强的负载能力。 这是由于DTMOS 中耗尽电荷的减少导致了沟道中有效电场强度的降低。 　5.5 应变沟道器件 在MOS 器件的沟道中引入应变有两种不同的方法。 一种是衬底致应变(substrate induced strain) ,这种情况外延层材料的晶格常数和衬底材料不同。 另一种是通过晶体管周围的薄膜和结构产生的应力, 称为工艺致应变(process induced strain) 。 衬底致应变 在弛豫SiGe 缓冲层上生长Si 薄层, 由于Si 和SiGe 的晶格失配, 使得Si发生了弹性形变, 在平行于衬底方向的晶格常数发生形变使之与SiGe 相同。SiGe 晶格常数比Si 大,故Si 在平行衬底方向受到双轴张应力。应变使得Si 的能带结构发生分裂, 从而降低了能谷间的散射和有效质量, 载流子迁移率得到提高。六重简并能谷分成两组：两个降低的能谷和四个抬高的能谷。 这种方法的主要优点是产生了PMOS 和NMOS 都可以应用的双轴应力, 并能同时提高PMOS 和NMOS 器件的性能。 缺点是只有在低电场和高应变情况下, PMOS和NMOS 器件性能才得到提高; 对于不同类型的衬底, 所有的工艺步骤都要调整; 衬底致应变产生的性能提高随着MOS 管栅长的缩短而下降。 　工艺致应变 基于SiGe 源漏的工艺致应变, 如图所示。其是通过在Si 上刻蚀凹槽, 选择性地生长SiGe 外延层, 进而在SiGe 源漏之间的沟道区引入单轴压应力。该类型的应力提高了空穴的迁移率从而提高了PMOS 器件的性能。相对于标准PMOS 器件, 采用植入SiGe 源漏技术, 在短沟道器件中产生的应力可达900 MPa , 电流可提高60 %～90 %。由于Si 的空穴迁移率比电子低, CMOS 电路的性能在很大程度上受PMOS 的制约, 因此任何技术如果能够把PMOS 的性能提高到NMOS 的水平都认为是有利的。 由于单个晶体管物理极限的限制, 应变Si 技术被期望即提高下一代CMOS 器件的性能又不用使晶体管的尺寸缩小太多。应变Si 具有迁移率高、能带结构可调的优点, 且能与传统的体Si 工艺兼容, 在目前的集成电路产业中, 应变技术已经被应用到90 , 65 , 45 nm的高性能逻辑技术中。 应变Si 是一种具有很好应用前景的新技术。预计当应变Si 技术足够成熟时, 它将成为首选的制造高速、射频器件的高迁移率材料。由于应变Si器件在低工作电压下有较大的驱动电流, 所以在不久的将来, 应变Si 还可应用在便携式应用领域,如PDA、笔记本电脑等。 * * 边界条件 表面电势 将表面电势带入Poisson方程 动态功耗： 对负载电容CL充放电所消耗，与阈值电压无关 静态功耗： 电流的驱动能力正比于(VDD-VT) 亚阈电流IS： 称为体因子