第4章-Vivado集成开发环境IP核设计流程(2).pdf

第4章-Vivado集成开发环境IP核设计流程(2).pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Vivado集成开发环境 --IP核设计流程 Vivado工具的诞生 美国Xilinx公司,于2012年发布了新一代的Vivado集成 开发环境。 目前最新版本为2018.3 强调IP设计思想 包括IP封装 积木块式的系统构建方法 集成HLS高级综合工具,用户使用C语言对算法建模,然后通 过HLS转换成HDL语言,这是设计方法学的重要转变。 集成System Generator工具和Model Composer工具 使用Mathlab Simulink工具构建数字信号处理系统 Vivado工具设计流程 C源文件 ` 高级综合 DSP设计 ( IP集成 ( ) 嵌入式,逻辑、 System Generator 定制IP DSP) IP封装 源文件- RTL系统级集成 IP 目录 RTL,网表、 Xilinx IP 约束 第三方IP 用户IP 综合 设计分析 约束 仿真 实现 调试 交叉检测 编程和调试 ECO Vivado环境的主要特点 提供环境,用于配置、实现、验证和集成IP 将用户IP封装。符合IP-XAXT协议。 Xilinx IP利用AXI4互联标准 在设计任意一个阶段对设计进行分析和验证。 逻辑仿真、I/O和时钟规划、功耗分析、时序分析、设计规则检查 (DRC)、设计逻辑的可视化、实现结果的分析和修改、编程和调试 通过块设计,“搭积木”互联IP。 在IP集成器,构建基于Zynq的嵌入式系统硬件设计 Vivado环境的主要特点 DSP的构建 System Generator HLS C综合 提供工程模式和非工程模式设计流程 I/O规划环境 行为仿真和时序仿真 在线逻辑分析功能

文档评论(0)

恬淡虚无 + 关注
实名认证
内容提供者

学高为师,身正为范.师者,传道授业解惑也。做一个有理想,有道德,有思想,有文化,有信念的人。 学无止境:活到老,学到老!有缘学习更多关注桃报:奉献教育,点店铺。

1亿VIP精品文档

相关文档