数字IC后端流程课件.pptVIP

CMOS 集成电路版图 西安邮电大学微电子学系 Floorplan After Initialization 31 CMOS 集成电路版图 西安邮电大学微电子学系 Insert Pad Filler Cells insert_pad_filler 甥??散汬┠??晣汩??‰楦汬??映汩??‰?? 32 CMOS 集成电路版图 西安邮电大学微电子学系 Constraining Macros ： Manually 33 CMOS 集成电路版图 西安邮电大学微电子学系 Macro Constraints: Anchor Bound Option 34 CMOS 集成电路版图 西安邮电大学微电子学系 Macro Constraints: Side Channel Option Side channels are regions along the core edges where placement of macros is not allowed. set_fp_macro_array – name ARRAY_A –elements [get_cells “A1 A2 A3” ] set_fp_macro_options ARRAY_A –side_channel “0 80 30 40” 35 CMOS 集成电路版图 西安邮电大学微电子学系 电源规划 电源规划是给整个芯片的供电设计出一 个均匀的网络。 电源预算（ power budgeting ），商用惯 例为误差在± 5% ，包括 从电源网络和 PCB 板级到封装 bonding 之间 的波动（ ≈ ± 1% ） 电源 I/O 单元和电源环之间的波动（ ≈ ± 1% ） 最终到 sc 之间的电压降（ ≈ ± 3% ） 36 CMOS 集成电路版图 西安邮电大学微电子学系 电源网络设计 全局电源 电源环线（ power ring ）指为了均匀供 电，包围在 sc 周围的环形供电金属，用于 连接电源 I/O 单元和 sc 的 followingpins 电源条线（ power strips ）指芯片内部纵 横交错的电源网格（ power grid ） 37 CMOS 集成电路版图 邓军勇 djy@xiyou.edu.cn 029-- 概念、方法与工具 第 6 章 数字 IC 后端流程 1 CMOS 集成电路版图 西安邮电大学微电子学系 数字 IC 后端流程 Placement Design planning CTS Route DFM Chip Finishing Data Setup 2 CMOS 集成电路版图 西安邮电大学微电子学系 基于 ICC 的数字 IC 后端设计流程 Use IC Compiler to perform placement, DFT, CTS, routing and optimization, achieving timing closure for designs with moderate to high design challenges. 3 CMOS 集成电路版图 西安邮电大学微电子学系 基于 ICC 的数字 IC 后端设计流程 There is no “golden script” for physical design 4 CMOS 集成电路版图 西安邮电大学微电子学系 Data Setup 布局布线的准备工作，读入网表，跟 Foundry 提供的 STD Cell 、 Pad 库以及 Macro 库进行映射。 5 CMOS 集成电路版图 西安邮电大学微电子学系 Data Setup 后端设计数据准备 设计网表 gate-level netlist 设计约束文件 SDC file 物理库文件 sc.lef/io.lef/macro.lef 时序库文件 sc.lib/io.lib/macro.lib I/O 文件 I/O constraints file （ .tdf ） 工艺文件 technology file （ .tf ） RC 模型文件 TLU+ 6 CMOS 集成电路版图 西安邮电大学微电子学系 Data Setup Logical Libraries Provide timing and functionality information for all standard cells (and, or, flipflop, … ) Provide timing information for hard macros (IP, ROM, RAM, … ) Define drive/load design rules: Max fanout Max transition Max/Min