数字电子关键技术专业课程设计方案报告.docVIP

数字电子技术课程设计汇报 题 目: 数字钟设计和制作 学 年 学 期: 专 业 班 级: 学 号: 姓 名: 指导老师及职称: 时 间: 地点： 设计目标 熟悉集成电路引脚安排. 掌握各芯片逻辑功效及使用方法. 了解面包板结构及其接线方法. 了解数字钟组成及工作原理. 熟悉数字钟设计和制作. 设计要求 1.设计指标 时间以二十四小时为一个周期; 显示时,分,秒; 有校时功效,能够分别对时及分进行单独校时,使其校正到标按时间; 计时过程含有报时功效,当初间抵达整点前5秒进行蜂鸣报时; 为了确保计时稳定及正确须由晶体振荡器提供表针时间基准信号. 2.设计要求 画出电路原理图(或仿真电路图); 元器件及参数选择; 电路仿真和调试; PCB文件生成和打印输出. 3.制作要求 自行装配和调试,并能发觉问题和处理问题. 4.编写设计汇报 写出设计和制作全过程,附上相关资料和图纸,有心得体会. 设计原理及其框图 1.数字钟组成 数字钟实际上是一个对标准频率(1HZ)进行计数计数电路.因为计数起始时间不可能和标按时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准1HZ时间信号必需做到正确稳定.通常使用石英晶体振荡器电路组成数字钟.图 3-1所表示为数字钟通常组成框图. 图3-1 数字钟组成框图 ⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定正确32768Hz方波信号,可确保数字钟走时正确及稳定.不管是指针式电子钟还是数字显示电子钟全部使用了晶体振荡器电路. ⑵分频器电路 分频器电路将32768Hz高频方波信号经32768()次分频后得到1Hz方波信号供秒计数器进行计数.分频器实际上也就是计数器. ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器立即个位和时十位计数器电路组成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而依据设计要求,时个位和时十位计数器为12进制计数器. ⑷译码驱动电路 译码驱动电路将计数器输出8421BCD码转换为数码管需要逻辑状态,而且为确保数码管正常工作提供足够工作电流. ⑸数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供为LED数码管. 2.数字钟工作原理 1)晶体振荡器电路 晶体振荡器是组成数字式时钟关键,它确保了时钟走时正确及稳定. 图3-2所表示电路经过CMOS非门组成输出为方波数字式晶体振荡电路,这个电路中,CMOS非门U1和晶体,电容和电阻组成晶体振荡器电路,U2实现整形功效,将振荡器输出近似于正弦波波形转换为较理想方波.输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门功效近似于一个高增益反相放大器.电容C1,C2和晶体组成一个谐振型网络,完成对振荡频率控制功效,同时提供了一个180度相移,从而和非门组成一个正反馈网络,实现了振荡器功效.因为晶体含有较高频率稳定性及正确性,从而确保了输出频率稳定和正确. 晶体XTAL频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于降低分频器级数. 从相关手册中,可查得C1,C2均为30pF.当要求频率正确度和稳定度更高时,还可接入校正电容并采取温度赔偿方法. 因为CMOS电路输入阻抗极高,所以反馈电阻R1可选为10MΩ.较高反馈电阻有利于提升振荡频率稳定性. 非门电路可选74HC00. 图3-2 COMS晶体振荡器 2)分频器电路 通常,数字钟晶体振荡器输出频率较高,为了得到1Hz秒信号输入,需要对振荡器输出信号进行分频. 通常实现分频器电路是计数器电路,通常采取多级2进制计数器来实现.比如,将32768Hz振荡信号分频为1HZ分频倍数为32768(215),即实现该分频功效计数器相当于15极2进制计数器.常见2进制计数器有74HC393等. 本试验中采取CD4060来组成份频电路.CD4060在数字集成电路中可实现分频次数最高,而且CD4060还包含振荡电路所需非门,使用更为方便. CD4060计数为14级2进制计数器,能够将32768HZ信号分频为2HZ,其内部框图图3-3所表示,从图中能够看出,CD4060时钟输入端两个串接非门,所以能够直接实现振荡和分频功效. 图3-3 CD4046内部框图 3)时间计数单元 时间计数单元有时计数,分计数和秒计数等多个部分. 时计数单元通常为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码. 通常采取10进制计数器74HC390来实现时间计数单元计数功效.为降低器件使用数量,可选74HC390,其内部逻辑框图图 2.3所表示.该器件为双2—5-10异步计数器,而且每一