数字电子关键技术专业课程设计方案报告纸交通灯控制器模版.docVIP

数字电子技术课程设计汇报 题 目： 交通灯电路设计 学 年： 学 期： 专 业： 班 级： 学 号： 姓 名： 指导老师： 时 间： 年 月 日～ 年 月 日 浙江万里学院电子信息学院 目 录 TOC \o 1-3 \h \z \u 1 设计任务和要求 1 2 系统设计总体方案 1 3 各模块电路具体实现 2 3.1 时钟分频模块 2 3.2 十进制减法计数模块 3 3.3 数码管显示及译码模块 4 3.4 交通信号灯电路模块 5 3.5 时序状态控制模块 5 4 设计测试结果 7 5 总结 7 附录 7 1 设计任务和要求 本课题要完成设计任务和要求以下： 用FPGA可编程逻辑器件设计一个十字路口交通信号灯控制电路，满足下列控制要求： 1、绿灯亮预设时间为25s，黄灯亮预设时间为5s，红灯亮预设时间为30s； 2、预设时间经过数码管显示倒计时时间； 3、东西方向和南北方向信号灯能自动按绿灯→黄灯→红灯循环显示。 2 系统设计总体方案 分频模块控制模块计数模块显示模块依据设计任务和要求，交通灯控制器系统关键有分频模块、控制模块、计数模块、显示模块 分频模块 控制模块 计数模块 显示模块 图1 交通灯控制器系统设计组成框图 各模块电路设计关键思绪和具体方案以下： （1）分频器模块：用CD4060产生2Hz，用JK触发器转化成1Hz型号，也能够用555电路产出1Hz信号； （2）控制模块：用译码器、触发器、计数器和门电路来设计； （3）计数模块：用74LS192组成十进制两位数计数电路； （4）显示模块：CD4511或7448译码器，用共阴极数码管；74LS247或7447译码器，用共阳极数码管；东西方向和南北方向信号灯亮灭规律，进行分组连接，以降低控制信号线，把东西方向红、黄、绿灯连成一组，南北方向红、黄、绿灯连成一组。 3 各模块电路具体实现 3.1 时钟分频模块 方案一。依据整个系统中各模块电路需求，本模块关键实现将EDA试验板上50MHz晶振产生时钟脉冲经过分频得到1Hz时钟信号，考虑到应用触发器或计数器来设计，电路实现比较困难和繁琐，所以选择应用Verilog硬件描述语言来设计设计本模块电路，具体程序以下： module clk_div(CLK_in,CLK_out); input CLK_in; output CLK_out; reg CLK_out; reg[25:0] temp; always @(posedge CLK_in) begin if(temp begin temp=0; CLK_out= ~ CLK_out; end else temp=temp+1; end endmodule 经过QuartusII软件编译综合后，电路模块图图2所表示。 图2 时钟分频模块电路图 方案二。要取得1Hz时钟脉冲，还能够应用EDA试验板上32.768K晶振产生脉冲信号经过CD4060分频。在试验板上已经有4Hz脉冲信号。将4Hz脉冲信号转化成1Hz，能够应用T触发器来分频，具体电路图3。 图3 由T触发器组成时钟分频电路图 3.2 十进制减法计数模块 方案一。用74192来设计，减数到时器。 十进制可逆计数器74HC192是同时可预置四位计数器，其功效有加减法计数。 图4 74192设计减法计数器电路图 方案二。应用Verilog HDL硬件描述语言来设计。 源程序以下： module jian_ji_shu(clk,LD,a,q,BoN); input clk,LD; input[3:0] a; output[3:0] q; output BoN; reg[3:0] q; reg BoN; always @(posedge clk or negedge LD) begin if(~LD) begin q=a; BoN=1; end else if(q0) begin q=q-1; if(q==0) BoN=0; else BoN=1; end else if(q==0) begin q=9; BoN=1; end end endmodule 模块图5：