数字电子时钟实验报告[收集].docxVIP

Compilation of reports 报 告 汇 编 20XX 华大计科学院 数字逻辑课程规划说明书 标题： 多功用数字钟 专业： 核算机科学与技能 班级： 网络工程1班 名字： 刘群 学号： 1125111023 完结日期： 2013-9 一、规划标题与要求 规划标题：多功用数字钟 规划要求： 1.精确计时，以数字方式显现时、分、秒的时刻。 2.小时的计时可认为“12翻1”或“23翻0”的方式。 3.能够进行时、分、秒时刻的校对。 二、规划原理及其框图 数字钟的构成数字钟实践上是一个对规范频率（1HZ）进行计数的计数电路。由于计数的开始时刻不行能与规范时刻（如北京时刻）共同，故需求在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。图1 数字电子时钟计划框图⑴多谐振荡器电路多谐振荡器电路给数字钟供给一个频率1Hz 的信号，可确保数字钟的走时精确及安稳。⑵时刻计数器电路时刻计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其间秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而依据规划要求，时个位和时十位计数器为24 进制计数器。⑶译码驱动电路译码驱动电路将计数器输出的8421BCD 码转化为数码管需求的逻辑状况，并且为确保数码管正常作业供给满足的作业电流。⑷数码管数码管一般有发光二极管（LED）数码管和液晶（LCD）数码管。本规划供给的为LED数码管。2.数字钟的作业原理⑴多谐振荡器电路555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，运用电容的充放电来调理输出V0，发生矩形脉冲波作为时钟信号，由于是数字钟，所以应挑选的电阻电容值使频率为1HZ。⑵时刻计数单元六片74LS90 芯片构成计数电路，按时刻进制从右到左构成从低位向高位的进位电路，并经过译码显现。在六位LED 七段显现起上显现对应的数值。⑶校时电源电路当从头接通电源或走时呈现差错时都需求对时刻进行校对。一般，校对时刻的办法是：首要切断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需求校对的计数单元的输入端，校对好后，再转入正常计时状况即可。依据要求，数字钟应具有分校对和时校对功用。因而，应切断分个位和时个位的直接计数通路，并选用正常计时信号与校对信号能够随时切换的电路接入其间。图8所示即为带有根本RS 触发器的校时电路。三、元器件1.试验中所需的器件单刀双掷开关4 个.5V 电源.共阴七段数码管 6 个.74LS90D 集成块 6 块.74HC00D 6个LM555CM 1个电阻 6个10uF 电容 2个 芯片内部结构及引脚图 图2 LM555ＣＭ集成块 　　　　　　　　　　图3　74LS90D集成块 五、各功用块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是运用555 定时器的特性，经过电容的充放电使VC 在高、低电平之间转化。其间555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC??当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然 而由于反馈效果又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。相同由于反馈效果又会使电容充电。经过555 定时器的这一性质咱们就能够经过核算使他充放电的周期刚好为1S这样咱们就会得到1HZ 的信号。其间555 定时器的一些功用对照后边目录。其间 555 定时器组成的脉冲发生器电路见附图4. 图4 555 定时器组成的脉冲发生器 由于咱们要得到1HZ 的信号，所以咱们就能够经过555 定时器充放电一次所需的时刻的公式。将那时刻设为1S，然后设定两个电阻核算出别的那个电容值.在设定电阻值时咱们要记住将电阻值设为比较常用的那种电阻值，得到的电容值也尽可能让它是比较遍及运用 的。这样就避免了在实践拼装过程中很难买到最初设定的那电阻和核算出 的电容值。 在这次设定中咱们设定的电阻值RA=10KΩ，RB=62kΩ，C=10uF 经公式： ?? f = 1.43 ÷【 （ RA + 2×RB ）×C 】?? 可得近似为1HZ。 运用一个LED 数码管，一块74LS90D 连接成一个十进制计数器，电路在晶振的效果下数码管从0—9 显现。见图5。 图5 3 、运用2 片74LS90D 芯片连接成一个六十进制电路，电路可从0—59 显现。榜首片74LS90D芯片构成10 进制计数器，第二片74LS90D 芯片构成6 进制计数器。74LS90D 具有异步清零功用。 在榜首片74ls90 构成的十进制计数器中，当第十个脉冲来届时。此刻他的四级触发器的状况为“1001”。这时他就会主动清零。一起给