组合可编程逻辑器件.pptxVIP

4.5 组合可编程逻辑器件;一、PLD的结构、表示方法及分类;与门 阵列;2. PLD的逻辑符号表示方法;(2)基本门电路的表示方式;三态输出缓冲器;(3) 编程连接技术;;连接;(4) 浮栅MOS管开关 ; 当浮栅上带有负电荷时，使得MOS管的开启电压变高，如果给控制栅加上VT1控制电压，MOS管仍处于截止状态。;5V;L=B?C;浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A (埃)的薄绝缘层——隧道区。;结构特点: 1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的； 2. 浮栅到P型???底间的氧化绝缘层比SIMOS管的更薄。;3.PLD的分类;⑵按结构特点划分;PLD中的三种与、或阵列;4.5.2 组合逻辑电路的 PLD 实现;AnBnCn;;6.7 时序可编程通用阵列逻辑器件(GAL);一、时序可编程逻辑器件中的宏单元;1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件。电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。;3. 现场可编程门阵列（FPGA） 芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具