使用可定制微控制器高效开发系统级芯片.docxVIP

PAGE 1 PAGE 1 使用可定制微控制器高效开发系统级芯片  为了应对成本、尺寸、功耗和开发时间的压力，很多电子产品都建构于系统级芯片（SoC）之上。这个单片集成电路集成了大多数的系统功能。然而，随着这些器件越来越复杂，要在有限的时间里经济地进行产品开发以满意产品上市时间的压力已变得越来越困难。SoC集成了一些可编程部件（特殊是微掌握器），使得其软件开发与硬件开发同样的昂贵和耗时。  为了应对成本、尺寸、功耗和开发时间的压力，很多电子产品都建构于系统级芯片（SoC）之上。这个单片集成电路集成了大多数的系统功能。然而，随着这些器件越来越复杂，要在有限的时间里经济地进行产品开发以满意产品上市时间的压力已变得越来越困难。SoC集成了一些可编程部件（特殊是微掌握器），使得其软件开发与硬件开发同样的昂贵和耗时。  使用基于业界标准、带有片上存储器和各种标准接口的ARMò处理器，再加上面向特定应用规律和非标接口的金属可编程模块（MP模块），构成的可定制微掌握器是切实可行的SoC开发方法，能够解决上述问题：  采用预先已经预备好的基础晶圆，仅针对定制部分添加金属层，可以缩短器件生产制造的时间。  最大限度地削减集成特定应用规律方面的设计耗费，并削减制备工艺中所需的光罩数，可以降低开发成本。  仿真板包括了处理器、内存、外设和标准接口，并用FPGA来代替MP模块，实现了软/硬件全速并行测试，提高了器件生产制造和软件开发的首次成功率。  可定制微掌握器架构  新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。这种处理能力的提高是通过增加时钟频率和削减指令执行周期实现的。  （一）时钟频率的提高：ARM7处理器采用3级流水线，而ARM9采用5级流水线。增加的流水线设计提高了时钟频率和并行处理能力。5级流水线能够将每一个指令处理安排到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1.8～2.2倍。  （二）指令周期的改进：指令周期的改进对于处理器性能的提高有很大的帮助。性能提高的幅度依靠于代码执行时指令的重叠，这实际上是程序本身的问题。  如图1所示，可定制微掌握器的基础为业界标准的ARM7或ARM9处理器内核，以及连接片上SRAM和ROM、外部总线接口和系统外设的多层AHB总线矩阵，并可桥接面向系统掌握器和低速外设的高能效APB。该架构的一个主要特点是分布式DMA，这种DMA加上由AHB总线矩阵供应的并行数据通道，能为器件供应极高的内部数据带宽。器件中的MP模块具有多个DMA端口，因此由其实现的专用IP也能受益于这种高速内部带宽。 图1：基于ARM9的可定制微掌握器架构 基于CISC架构的微掌握器除了80C51外，还包括Motorola供应的68HC系列微掌握器，这也是大量应用的微掌握器系列。　  基于RISC架构的微掌握器则包括Microchip的PIC系列8位微掌握器等。在16位RISC架构的微掌握器中，Maxim公司推出的MAXQ系列微掌握器以其高性能、低功耗和卓越的代码执行效率，成为很多需要高精度混合信号处理以及便携式系统和电池供电系统的抱负选择  该架构具有齐备的标准外设和接口，能满意大多数应用对用户接口、联网/连接和存储的要求。此外，在MP模块中还可以实现各种外设实例或其它外设/接口。  该架构实现了复杂的系统掌握器，集成了全部的系统和功率管理功能，可以掌握系统的启动和关闭。该掌握器具有多个时钟源和外设开关掌握线，使每个功能构件都能以支持应用的最小时钟频率运行，也可在不需要时进入闲置模式。因此能最大限度地降低器件的功耗。  金属可编程模块  如图2所示，金属可编程模块（MP模块）的门密度与实现器件固定功能部分的标准单元密度接近。MP模块需要足够的容量来实现第二个ARM处理器核、一个数字信号处理器（DSP）、额外的接口以及复杂规律模块，如GPS相关器。它还需要一些内部功能和特地的外部连接，以提高其实现特定应用规律的效率。MP模块还需要多个分布式单端口及双端口RAM，并与需要他们的规律单元紧密耦合。 图2：金属可编程模块 数字信号处理（DigitalSignalProcessing，简称DSP）是一门涉及很多学科而又广泛应用于很多领域的新兴学科。20世纪60年月以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到快速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示