《电子线路》课件.pptVIP

全加器的逻辑图 Ci Ci+1 Si Ai Bi ? 逻辑符号 Ci Si Ai Bi Ci＋1 =1 ?1 =1 Pi Gi * 第三十页，共五十八页。 全加器SN74LS183的管脚图 1 14 SN74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND * 第三十一页，共五十八页。 Ci+1 Si Ci+1 Si Ci+1 Si Ai Bi Ci+1 Si Ci C4 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 三、 四位串行加法器 Ai Bi Ci Ai Bi Ci Ai Bi Ci * 第三十二页，共五十八页。 1 ?1 1 ?1 1 ?1 1 ?1 P* G* C-1 C0 C1 C2 G0 P0 G1 P1 G2 P2 G3 P3 四、 四位并行（超前）进位加法器 超前进位扩展端 超前进位形成电路 * 第三十三页，共五十八页。 超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间 进位传递公式，Gi为进位生成函数，Pi为进位传递函数 * 第三十四页，共五十八页。 四位二进制超前进位加法电路 P0G0C0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 全加器 全加器 全加器 全加器 C-1 超前进位形成逻辑 P1G1C1 P2G2C2 P3G3 C-1 P* G* * 第三十五页，共五十八页。 五、 用加法器设计组合逻辑电路 常用于设计输入变量与输入变量相加，或输入变量与常量相加的逻辑问题 例1 设计一个代码转换电路，将BCD代码的8421码转换为余3码（余3码与8421码相差0011） 例2 试用四位并行加法器74LS283设计一个加减运算电路，当控制信号M＝0时，它将两个输入的四位二进制数相加，而M＝1时它将两个输入的四位二进制相减，允许附加必要的门电路。 * 第三十六页，共五十八页。 3.4 数值比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 * 第三十七页，共五十八页。 一、一位数值比较器 功能表 * 第三十八页，共五十八页。 ?1 A B AB AB A=B A B AB AB A=B 逻辑图 逻辑符号 * 第三十九页，共五十八页。 二、多位数值比较器 比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。 * 第四十页，共五十八页。 A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 * 第四十一页，共五十八页。 每个比较环节的功能表 * 第四十二页，共五十八页。 四位数码比较器的真值表 a3 b3 ? ? ? 1 0 0 a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0 a3=b3 a2=b2 a1= b1 a0 b0 0 0 1 a3=b3 a 2=b2 a1= b1 a0 b0 1 0 0 a3=b3 a2=b2 a1b1 ? 0 0 1 a3=b3 a2=b2 a1 b1 ? 1 0 0 a3=b3 a2b2 ? ? 0 0 1 a3=b3 a2b2 ? ? 1 0 0 a3 b3 ?