栅极介质层的质量评估（GOI）（转）.docVIP

栅极介质层的质量评估（GOI）（转） 本文转自芯苑， （由于芯苑会经常关闭站点，故转载存留） 随着MOSFET的尺寸越来越小，栅极介质层的厚度也是越来越薄。作为MOSFET的核心，Gate OXide的可靠性一直都是最主要的制约器件是否可以量产的因素之一。前面我们几乎讲完了Gate Electrode和Gate Dielectric两个部分，今天我们该趁热打铁把Gate Dielectric的可靠性讲完，其实就是我们FAB里面经常讲的GOI测试。 随着GOX的一直无限制的减薄，我们面临的问题是栅极漏电直接变得不可忽略，甚至直接导致Gate进入热击穿而烧毁，所以评估栅极抗压能力将是这个器件寿命的重要指标。 在评估Gate Dielectric的效能之前，我们先讨论下通常Gate Dielectric都是怎么失效的，然后根据它的失效机理再去想怎么评估会比较能理解和记忆。 如上所述，我们GOX一直在down薄，到了0.13um甚至20A了，当厚度减小带来的直接问题就是Gate对衬底的电场显著提高了，那这个栅极介质层也不会持续 保持他的绝缘性了，会发生Quantum Mechanical Tunneling导致直接漏电。通常这种Tunneling有两种方式，F-N tunneling和Direct tunneling (上一篇文章Gate Dielectric已经讲过了)。 上面都是讲的减薄会带来的direct tunneling问题，这种只能靠提高介质常数来等效换取厚度了，类似的理论在我们Low-End process里面也有比如用ONO Capacitor代替HTO Capacitor换取高BV的电容。那F-N Tunneling呢？它是一个类似Trap Assisted (陷阱辅助)的隧穿，字面理解就知道它一定的借助于Trap，而这个trap从哪里来？它就是栅极氧化层被损伤了或者没长好带来的缺陷陷阱中心，我们称之为栅极氧化层损伤(damage)，下面介绍下GOX损伤的几种机理。 首先，Si/SiO2的界面有一个突然的过渡(Abrupt Transition)导致界面的Si无法找到Si和O与其形成共价键，所以产生了很多界面态(Dit)。其次在热生长过程中，在GOX体内也会产生局部不完整的陷阱(traps)，而这个陷阱可以俘获电子和空穴，当然除了界面陷阱外，这个Bulk traps应该是不应该有或者需要降低的。而界面陷阱我们只能靠后天去填补，让它不要祸害别人就行。但是Bulk traps会发生F-N tunneling导致电子跃迁进入GOX的导带，这些电子在电场作用下得到足够的能量并且在晶格散射(Lattice Scattering)过程中损失掉，如果损失的过量(Excess)的话(3~9eV)，它会撞击晶格产生新的traps。而这种损失过量能量的方式有很多种，但是共性都是键被打断了(Bond Breaking)形成trap。如果这些被打断的键足够多的话，多个trap重叠形成导电通道就击穿了，就会有更多的电子进入而进一步导致栅极介质层击穿(breakdown)。 当然栅极介质层的击穿可以分为两种，一种叫做本征击穿，一种叫做非本征击穿。前者本征击穿起始于均匀的界面但是没发生击穿，通常它会找到一个“薄弱点”(Weak Spot)来产生一个损伤集中区(Cluster)。而这种损伤会起始于阳极(Anode)和阴极(Cathode)两边，最终两边向中间扩展穿过整个GOX区域导致击穿，通常本征击穿都是由于清洗不干净或者沾污造成的。 而非本征击穿则起始于GOX内部非本征缺陷导致的击穿。它主要是由于SiO2中的针孔、微裂缝、纤维丝、杂质等引起的，是SiO2膜中薄弱环节处的击穿，不能反应SiO2膜本身的固有特征。 好了，上面讲完了栅极氧化层一般都有哪些问题以及击穿机理了，现在我们来讲讲栅极氧化层完整性(GOI: Gate Oxide Integrity)该如何测试吧，也就是我们通常讲的GOI qual或者WAT的Vbd测试。GOI全称是Gate Oxide Integrity，即栅氧化物完整性。它主要表明栅氧化物电学上“完整”。MOS器件失效的重要原因是栅氧化物的击穿。一定程度上而言，MOS器件可靠性的同义词就是GOI。 我们书本上讲理想的GOX的击穿电场是8MV/cm，当然能达到这个估计也没什么可以挑剔的了，如果还要improve估计只能靠Si亚表面附近的氧沉淀了。而通常处于3~8MV/cm (~2.3*Vcc)就是我们讲的B模式(B-mode)，一般情况下是由于COP (COP: Crystal Originated Particle, 凹坑侧壁GOX易变薄)或者边缘氧化层变薄导致的。 还有一种击穿电场3MV/cm (~Vcc)的，这是瞬间失效，