网站大量收购独家精品文档,联系QQ:2885784924

半导体器件原理.pptxVIP

  1. 1、本文档共60页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
半导体器件原理第1页/共60页 2023/7/122Si SubstrateMetal GateHigh-kTri-GateSGDIII-VSCarbon Nanotube FET50 nm35 nm30 nmSiGe S/DStrained SiliconFuture options subject to research changeSiGe S/DStrained Silicon 90 nm 65 nm 45 nm 32 nm 2003 2005 2007 2009 2011+ Technology GenerationSource: Intel20 nm10 nm5 nmNanowireManufacturing Development ResearchTransistor ResearchResearch Options:High-K Metal GateNon-planar TrigateIII-V, CNT, NW第2页/共60页 2023/7/123第3页/共60页 2023/7/124§6.1 现代MOS器件ULSI发展的两个主要方向:深亚微米与亚0.1微米集成和系统的芯片集成。因此需要对深亚微米和亚0.1微米工艺、器件和电路技术,器件的结构和相应的物理机理的研究。微小MOSFET中的一些物理效应,如器件尺寸变小,通常的一维器件模型需要修正,出现二维、三维效应,同时还会出现各种强电场效应。第4页/共60页 2023/7/125一、MOSFET的按比例缩小近20年来,恒压按比例缩小规则的使用比较成功,但随着工艺的发展,器件性能和集成密度进一步提高,目前逐渐逼近其基本的物理极限。 如果要进一步提高集成电路的性能,则需要考虑更多的因素,而不仅仅是简单的按比例缩小器件尺寸。需要同时在降低电源电压、提高器件性能和提高器件可靠性等三个方面之间进行折衷选择。金属栅和高K栅介质的应用 第5页/共60页 2023/7/126第6页/共60页 2023/7/127第7页/共60页 2023/7/128第8页/共60页 2023/7/129第9页/共60页 2023/7/1210实验结果表明,在进行折衷的过程中,源、漏结的参数,尤其是结深、RSD和结的突变性是至关重要的因素。尽管这种经验方法不是很理想,而且难以符合基于基本物理规律的按比例缩小规则,但是这种经验方法更准确、更实用一些。这是由于当器件横向尺寸的变化使器件的纵、横向以及其他各方向上的参数错综复杂地相互作用时,器件的三维特性越加突出;同时由于基本物理极限的限制,对亚0.1μm器件的进一步缩小变得非常困难,这主要包括超薄栅氧化层的制作;源、漏超浅结的形成以及小尺寸器件必须在很低的电源电压下工作所带来的问题等。截至目前为止,器件和ULSI CMOS工艺发展的实际情况是器件的各个部分都在缩小。 第10页/共60页 2023/7/1211二、现代MOS器件的一些物理效应 短沟道效应 (SCE) 微小尺寸效应,狭义的定义,是指随沟道缩短,阈值电压减小(n沟)或增大(p沟)的效应(VT roll off)。 VT roll off现象包括VDS很低时测定VT随Lg变化和VDS很高时VT随Lg的变化。 第11页/共60页 2023/7/1212DIBL效应与器件穿通 DIBL即漏电压感应源势垒下降效应,是器件二维效应与强电场效应结合的结果。当漏结加较大的电压时,结电场向源区发展,因为沟道很窄,使漏结电场与源结相耦合,当VDS高到一定程度,漏的结电场就会影响源pn结的势垒,使之降低,这便是DIBL效应。一个明显结果是使VT降低,因为源势垒下降,就可用较低栅压使器件开启。 因为在一定的VDS下,Lg越小DIBL导致的越大,因此DIBL也产生VT roll off,而且VDS越高,VT roll off效应越显著。同时DIBL效应会影响MOSFET的亚阈区特性,包括使S和Ioff退化。因此在深亚微米与亚0.1微米的设计中要避免或抑制DIBL效应。 第12页/共60页 2023/7/1213热载流子注入(Injection of Hot Carrier)热载流子退化 在短沟道下,如果电压较大,横向(沟道方向)和纵向(垂直沟道方向)的电场强度会大大增强。在强电场作用下,载流子能量大大提高,使其平均能量远大于kT,或等效载流子温度Te超过环境(晶格)温度T,这时载流子称为热载流子。 热载流子效应 热载流子注入引起MOSFET器件性能退化的效应 第13页/共60页 2023/7/1214第14页/共60页 2023/7/1215栅感应漏极漏电(GIDL) 当增强型器件

文档评论(0)

kuailelaifenxian + 关注
官方认证
文档贡献者

该用户很懒,什么也没介绍

认证主体太仓市沙溪镇牛文库商务信息咨询服务部
IP属地上海
统一社会信用代码/组织机构代码
92320585MA1WRHUU8N

1亿VIP精品文档

相关文档