基于低噪声VCO比较器的高精度SAR+ADC研究与设计.pdf

摘要

摘要

随着各种信息技术的高速发展，作为依托的硬件系统也愈发重要。模数转换

器（Analog­to­DigitalConverter,ADC）在硬件电路系统里起到连接模拟世界和数

字电路的桥梁作用，在人工智能、工业自动化控制、5G通信系统和生物医疗系统

等领域，以及一些消费类电子产品，都对ADC的量化精度以及转换速度的要求越

来越高。因此在提升精度和提高速度两个方向，都具有很重要的研究意义。逐次

逼近寄存器型（SuccessiveApproximationRegister）ADC具有电路结构高数字化、

设计复杂度低的特性，其功耗和面积受益于工艺尺寸的缩小而不断得到降低优化，

具有较高的品质因数（FigureofMerit），在各种中高精度、中高速度的场景下得到

广泛应用。

本文的针对高精度低功耗SARADC的关键技术进行研究，设计了一款13

位64kS/sSARADC。这款ADC芯片主要针对可穿戴设备，如手环和心电监测等

生物医疗系统。本文所设计的ADC采用了基于压控振荡器（Voltage­Controlled

Oscillator）的比较器结构，获得较高优值的比较器性能，针对亚稳态提出一种基于

时域VCO振荡次数的检测手段。本文针对电容失配提出了一种基于电容组轮转的

残差过采样技术，经过建模验证对ADC的静态性能和动态性能都有可观的提升，

不需要额外的前台或后台电容校正技术。得益于这种免校准而降低失配和噪声影

响的方案，本设计在180nmCMOS工艺下，后仿在低频输入时得到12.81位的有

效位数，SNDR和SFDR分别为78.90dB和92.64dB，FoM达到174dB，FoM达

sw

到21.5fJ/conv.­step；在奈奎斯特频率输入时得到12.76位的有效位数，SNDR和

SFDR分别为78.58dB和90.69dB。由于残差过采样技术的面积和功耗优势，芯片

2

核心部分面积为0.2mm，功耗为9.885μW。

关键词：模数转换器，逐次逼近寄存器，压控振荡器，失配降低，残差过采样

I

ABSTRACT

ABSTRACT

Withtherapiddevelopmentofvariousinformationtechnologies,thehardwaresys­

temonwhichitdependsisbecomingmoreandmoreimportant.Analog­to­DigitalCon­

verter(ADC)actsasabridgebetweentheanalogworldanddigitalcircuitsinthehardware

circuitsystem.Inthefieldsofartificialintelligence,industrialautomationandcontrol,

5Gcommunicationsystemsandbiomedicalsystems,aswellassomeconsumerelectronic

products,therequirementsforthequantificationaccuracyandconversionspeedofADCs

aregettinghigherandhigher.Therefore,ithasveryimportantresearchsignificancein

thetwodirectionsofimprovingaccuracyandspeed.SuccessiveApproximationRegister

ADChasthecharacteristicsofhighdigitizationofthecircuitstructureandlowdesign

comple