数字电路锁存器详解.pptxVIP

§5.2基本RS锁存器§5.4主从触发器§5.5维持阻塞触发器§5.6触发器逻辑功能及其描述§5.1概述§5.7应用举例§5.3门控RS锁存器第五章锁存器和触发器

相关知识回顾：2组合电路：、输出与原来状态无关。本章重点：是记忆元件、有反馈、输出与原来状态有关。锁存器和触发器分类。锁存器和触发器外部逻辑功能、触发方式。锁存器和触发器：2016通过学习锁存器、触发器，建立时序的概念;各类触发器的逻辑功能和触发方式。章任务：不含记忆元件、无反馈

5.1概述3有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。锁存器和触发器是构成时序逻辑电路的基本单元。2、特点：锁存器和触发器是具有记忆功能的基本逻辑单元，能够存储一位二进制信息。1、锁存器和触发器

5.2基本RS锁存器42、电路结构：由两个“或非”门构成的R-S锁存器电路图1、逻辑符号由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。≥1R、S为触发脉冲输入端，R为复位（Reset）端，S为置位（Set）端Q、Q为两个互补的输出端

10≥1≥13、工作原理（1）S=0，R=1时

输出状态为0，R高电平有效，使锁存器置0（复位）。R为复位端，Reset。

10当Q=1时,称为锁存器的1状态，当Q=0时,称为锁存器的0状态。01≥1≥1（2）S=1，R=0时，

输出状态为1，S高电平有效,

使锁存器置1（置位）。

S为置位端Set。01

≥1≥1≥1≥100010010S=0，R=0，Q=0：=1两个稳定状态：S=0，R=0，Q=1：=03）S=R=0时

Q和Q互锁，保持不变。

这是锁存器的特点：当输入处于某一状态时，输出保持。

锁存器的存储记忆功能

（4）R=S=1711≥1≥100R、S同时变为0时，输出不稳定。不允许，因为：Q=Q=0不符合逻辑。当R和S同时由1变0时，次态不定。RS=0(约束条件)

SRQ00不定功能表RS=0(约束条件)Qn为锁存器的原状态（现态）Qn+1为锁存器的新状态（次态）

4、波形图9反映触发器输入信号取值和状态之间对应关系的图形称为波形图SRQQ置1置0置1保持不允许置1不允许不确定

5、与非门组成的基本RS锁存器10

这种触发器的触发信号是低电平有效，因此在逻辑符号的输入端处有小圆圈。

基本锁存器的特点总结1由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”2有两个互补的输出端，有两个稳定的状态3有复位（Q=0）、置位（Q=1）、保持原状态三种功能4R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于锁存器的结构5

5.3门控锁存器131、门控RS锁存器门控RS锁存器是在基本锁存器的基础上增加两个与门G3和G4，由锁存使能信号E控制。E=0时，G3和G4被封锁，Q3和Q4都为0，S、R端的电平不影响输出，基本锁存器保持；E=1时，G3和G4开放，输出由S、R决定，完成基本锁存器的功能。电路结构和工作原理≥1≥1EEG4G3

E=1时?（不定）111（置1）100（置0）01Qn（保持）00Qn+1SRRS=0(约束条件)E

不变不变不变不变不变不变置1置0置1置0不变功能波形图E

2、门控D锁存器16CPDQ逻辑门控保证SR不同时为1

D触发器状态表17DQn+10101传输门控D锁存器，常用型号八D锁存器74373。

3、门控锁存器存在的问题——空翻由于在E=1期间，都能接收R、S信号，此时如R、S发生多次变化，锁存器的状态也可能发生多次翻转，这种现象叫做空翻。E

5.4主从触发器19主从RS触发器主锁存器从锁存器≥1≥1≥1≥1

主从触发器的逻辑结构为主从结构，分别由两个互补的时钟控制。

工作原理21①CP=1时，主锁存器工作，S、R影响主锁存器的输出Q’（信息写入主锁存器），但从锁存器禁止，状态不变；②CP↓时，从锁存器工作，在此刻之前主锁存器的输出Q’如发生了变化，从锁存器CP有效时，其输出将产生相应的变化；（主锁存器工作，从锁存器保持）（从锁存器向主锁存器看齐）

触发器的总输出