微电子概论（第3版）课件3-1-2A_pn结隔离双极IC工艺流程.pptx

目录1．平面工艺npn晶体管结构3.1.2平面工艺基本流程2．npn晶体管管芯制作工艺流程3．集成电路中npn晶体管结构特点4．pn结隔离双极IC工艺基本流程5．平面工艺类别划分

(1)平面工艺分立npn晶体管的制备采用平面工艺选择性掺杂方法可以形成pn结。BJT包括两个pn结。在n-Si衬底上进行两次选择性掺杂就可以形成npn双极晶体管结构。1．平面工艺npn晶体管结构

(2)平面工艺分立npn晶体管结构特点为了保证晶圆具有一定强度，加工过程中不会出现碎片问题，用于制作晶体管的晶圆厚度约为300μm左右。但是其中起晶体管作用的这两个pn结只是位于芯片表面区域几微米范围内。芯片的大部分区域只是起衬底支撑作用。分析问题时通常只需要绘制代表器件结构的这部分表面区域。1．平面工艺npn晶体管结构

(2)平面工艺分立npn晶体管结构特点分立晶体管芯片发射极和基极从表面引出，集电极则从衬底材料背面引出。1．平面工艺npn晶体管结构

为了同时兼顾频率和功率特性，目前BJT基本都采用外延结构。在n+Si衬底上生长几到十几微米厚度的n-外延层。在外延层中形成双极晶体管的核心部分：两个pn结。因此，除了增加一道外延生长工序外，表面处构成晶体管核心部分的两个pn结结构、电极的引出以及工艺流程并未变化。1．平面工艺npn晶体管结构(2)平面工艺分立npn晶体管结构特点

(1)说明分立npn晶体管管芯结构虽然比集成电路简单得多，但是其加工工艺流程基本反映了平面工艺的情况。下面结合图示npn整体版图，说明采用平面工艺制作分立器件npn晶体管管芯的工艺流程。对从事集成电路设计、制造的技术人员，应该清晰理解并且快速分析、推测版图-工艺流程-管芯剖面结构图这三者之间的对应关系。例如根据给定的版图，就应该能够分析推测相关的工艺流程以及制作完成的管芯剖面结构图。2．npn晶体管管芯制作工艺流程

(a)初始氧化在n型硅衬底表面生长厚度约为几百纳米的SiO2层。氧化工艺原理以及关键表征参数在3.2节介绍2．npn晶体管管芯制作工艺流程SiO2(2)分立npn晶体管管芯工艺流程

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(b)光刻一：基区光刻在氧化层上刻出要进行基区掺杂的窗口。为了描述不同层次版图图形之间相互关系，图中给出的是包括各个层次图形的晶体管版图总图。阴影区域图形是基区光刻版图图形，用于确定了基区掺杂窗口形状。光刻后晶片表面氧化层上开出一个窗口。

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(b)光刻一：基区光刻在氧化层上刻出要进行基区掺杂的窗口。为了描述不同层次版图图形之间相互关系，图中给出的是包括各个层次图形的晶体管版图总图。阴影区域图形是基区光刻版图图形，用于确定了基区掺杂窗口形状。光刻后晶片表面氧化层上开出一个窗口。光刻工艺原理以及表征参数在3.3节介绍

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(c)基区掺杂掺入三价元素（如硼）原子。由于SiO2层能够阻挡杂质掺入，所以杂质只能通过硅片表面已刻去SiO2的基区窗口进入硅片内部，通过补偿作用在基区窗口下方局部区域形成一个p型区，作为npn晶体管的p型基区，同时在表面生长一层SiO2层。

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(c)基区掺杂掺入三价元素（如硼）原子。由于SiO2层能够阻挡杂质掺入，所以杂质只能通过硅片表面已刻去SiO2的基区窗口进入硅片内部，通过补偿作用在基区窗口下方局部区域形成一个p型区，作为npn晶体管的p型基区，同时在表面生长一层SiO2层。掺杂以及表征参数在3.4节介绍。

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(d)光刻二：发射区光刻刻出要进行发射区掺杂的窗口。上方图形中阴影区域是发射区光刻版图图形，确定发射区掺杂窗口形状的图形。图中同时显示了发射区图形与基区图形的相对位置。发射区光刻后晶片表面氧化层中刻蚀出进行发射区掺杂的窗口。

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(d)光刻二：发射区光刻刻出要进行发射区掺杂的窗口。上方图形中阴影区域是发射区光刻版图图形，确定发射区掺杂窗口形状的图形。图中同时显示了发射区图形与基区图形的相对位置。发射区光刻后晶片表面氧化层中刻蚀出进行发射区掺杂的窗口。

(2)分立npn晶体管管芯工艺流程2．npn晶体管管芯制作工艺流程(e)发射区掺杂掺入5价元素（例如磷）原子。由于SiO2层的“杂质掩蔽”作用，杂质只能通过硅片表面已刻去SiO2的发射区窗口进入硅片内部，并通过补偿使基区中在发射区窗口下方的一部分区域形成n