逻辑门电路课件.pptVIP

（1）當輸出高電平時，RP不能太大。RP為最大值時要保證輸出電壓為VOH（min）。OC門進行線與時，外接上拉電阻RP的選擇：得：VCC-VOH（min）=IIHRP（max）由：（2）當輸出低電平時所以：RP（min）＜RP＜RP（max）由：得：RP不能太小。RP為最小值時要保證輸出電壓為VOL（max）。（1）三態輸出門的結構及工作原理。當EN=0時，G輸出為1，D1截止，相當於一個正常的二輸入端與非門，稱為正常工作狀態。當EN=1時，G輸出為0，T4、T3都截止。這時從輸出端L看進去，呈現高阻，稱為高阻態，或禁止態。5．三態門去掉非門G，則EN=1時，為工作狀態，EN=0時，為高阻態。三態門在電腦匯流排結構中有著廣泛的應用。（a）組成單向匯流排——實現信號的分時單向傳送。（b）組成雙向匯流排，實現信號的分時雙向傳送。（2）三態門的應用1.2.7TTL集成邏輯門電路系列簡介1．74系列——為TTL積體電路的早期產品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進一步提高了速度。74S系列的幾點改進：（1）採用了抗飽和三極管5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進肖特基系列，7．74ALS系列——為先進低功耗肖特基系列。（2）將Re2用“有源泄放電路代替”。（3）輸出級採用了達林頓結構。（4）輸入端加了三個保護二極體。74S系列的幾點改進：（1）採用了抗飽和三極管1.3MOS邏輯門電路1.3.1NMOS門電路1.3.2CMOS門電路1.3.3其他的CMOS門電路1.3.4CMOS邏輯門電路的系列及主要參數所以輸出為低電平。1．NMOS非門1.3.1NMOS門電路邏輯關係：（設兩管的開啟電壓為VT1=VT2=4V，且gm1＞＞gm2）（1）當輸入Vi為高電平8V時，T1導通，T2也導通。因為gm1＞＞gm2，所以兩管的導通電阻RDS1＜＜RDS2，輸出電壓為：（2）當輸入Vi為低電平0V時，2．NMOS門電路（1）與非門T1截止，T2導通。VO=VDD-VT=8V=VOH，即輸出為高電平。所以電路實現了非邏輯。0101BLA0011輸入1110輸出與非真值表（2）或非門0101BLA0011輸入1000輸出或非真值表1．邏輯關係：（設VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）當Vi=0V時，TN截止，TP導通。輸出VO≈VDD。（2）當Vi=VDD時，TN導通，TP截止，輸出VO≈0V。1.3.2CMOS門電路CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補而成。（1）當Vi＜2V，TN截止，TP導通，Vo≈VDD=10V。2．電壓傳輸特性：CMOS門電路的閾值電壓Vth=VDD/2（設:VDD=10V，VTN=|VTP|=2V）（2）當2V＜Vi＜5V，TN工作在飽和區，TP工作在可變電阻區。（3）當Vi=5V，兩管都工作在飽和區，Vo=（VDD/2）=5V。（4）當5V＜Vi＜8V，TP工作在飽和區，TN工作在可變電阻區。（5）當Vi＞8V，TP截止，TN導通，Vo=0V。3．工作速度由於CMOS非門電路工作時總有一個管子導通，所以當帶電容負載時，給電容充電和放電都比較快。CMOS非門的平均傳輸延遲時間約為10ns。邏輯門電路1.1基本邏輯門電路1.1.1二極體與門和或門電路1.1.2三極管非門電路1.1.3DTL與非門電路1．與門電路1.1.1二極體與門和或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸入0001輸出與邏輯真值表2．或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0