逻辑门电路课件.pptxVIP

邏輯門電路;

1．與門電路

;2．或門電路;1.1.2三極管非門電路;二極體與門和或門電路的缺點：;解決辦法：

將二極體與門（或門）電路和三極管非門電路組合起來。;1.1.3DTL與非門電路;1.2TTL邏輯門電路;1.2.1TTL與非門的基本結構及工作原理;TTL與非門的基本結構;2．TTL與非門的邏輯關係;該發射結導通，VB1=1V。T2、T3都截止。;1.2.2TTL與非門的開關速度;（2）採用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。

;2．TTL與非門傳輸延遲時間tpd;1.2.3TTL與非門的電壓傳輸特性及抗干擾能力;（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產品規定輸出高電壓的最小值VOH（min）=2.4V。

（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產品規定輸出低電壓的最大值VOL（max）=0.4V。

（3）關門電平電壓VOFF——是指輸出電壓下降到VOH（min）時對應的輸入電壓。即輸入低電壓的最大值。在產品手冊中常稱為輸入低電平電壓，用VIL（max）表示。產品規定VIL（max）=0.8V。

;（4）開門電平電壓VON——是指輸出電壓下降到VOL（max）時對應的輸入電壓。即輸入高電壓的最小值。在產品手冊中常稱為輸入高電平電壓，用VIH（min）表示。產品規定VIH（min）=2V。;低電平雜訊容限VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V

高電平雜訊容限VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V

;1.2.4TTL與非門的帶負載能力;（2）輸入高電平電流IIH——是指當門電路的輸入端接高電平時，流入輸入端的電流。

有兩種情況:

;（1）灌電流負載——當驅動門輸出低電平時，電流從負載門灌入驅動門。;（2）拉電流負載——當驅動門輸出高電平時，電流從驅動門拉出,流至負載門的輸入端。

;1.2.5TTL與非門舉例;1.2.6TTL門電路的其他類型;

2．或非門;3．與或非門

;在工程實踐中，有時需要將幾個門的輸出端並聯使用，以實現與邏輯，稱為線與。普通的TTL門電路不能進行線與。

為此，專門生產了一種可以進行線與的門電路——集電極開路門。;（1）實現線與。

邏輯關係為:;（1）當輸出高電平時，

RP不能太大。RP為???大值時要保證輸出電壓為VOH（min）。;（2）當輸出低電平時;（1）三態輸出門的結構及工作原理。

當EN=0時，G輸出為1，D1截止，相當於一個正常的二輸入端與非門，稱為正常工作狀態。

當EN=1時，G輸出為0，T4、T3都截止。這時從輸出端L看進去，呈現高阻，稱為高阻態，或禁止態。;三態門在電腦匯流排結構中有著廣泛的應用。

（a）組成單向匯流排——實現信號的分時單向傳送。

;1.2.7TTL集成邏輯門電路系列簡介;5．74LS系列——為低功耗肖特基系列。

6．74AS系列——為先進肖特基系列，

7．74ALS系列——為先進低

功耗肖特基系列。;1.3MOS邏輯門電路;所以輸出為低電平。;（2）當輸入Vi為低電平0V時，;（2）或非門;1．邏輯關係：

（設VDD＞（VTN+|VTP|），且VTN=|VTP|）

（1）當Vi=0V時，TN截止，TP導通。輸出VO≈VDD。

（2）當Vi=VDD時，TN導通，TP截止，輸出VO≈0V。;（1）當Vi＜2V，TN截止，TP導通，Vo≈VDD=10V。;3．工作速度;（2）或非門;（3）帶緩衝級的門電路;後級為與或非門，經過邏輯變換，可得：;當EN=1時，TP2和TN2同時截止，輸出為高阻狀態。

所以，這是一個低電平有效的三態門。;4．CMOS傳輸門;1．CMOS邏輯門電路的系列

（1）基本的CMOS——4000系列。

（2）高速的CMOS——HC系列。

（3）與TTL相容的高速CMOS——HCT系列。

2．CMOS邏輯門電路主要參數的特點

（1）VOH（min）=0.9VDD；VOL（max）=0.01VDD。

所以CMOS門電路的邏輯擺幅（即高低電平之差）較大。

（2）閾值電壓Vth約為VDD/2。

（3）CMOS非門的關門電平VOFF為0.45VDD，開門電平VON為0.55VDD。因此，其高、低電平雜訊容限均達0.45VDD。

（4）CMOS電路的功耗很小，一般小於1mW/門；

（5）因CMOS電路有極高的輸入阻抗，故其扇出係數很大，可達50。;一、TTL與CMOS器件之間的介面問題

兩種不