原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
gENERALdESCRIPTIONfEATURES
ICS87949I‑147是一款低偏移、÷1、÷2•15单端LVCMOS/LVTTL输出，7Ω典型
ICSLVCMOS/LVTTL时钟发生器，是ICS高性能时钟输出阻抗
解决方案HiPerClockSTM系列的成员。•可选LVCMOS/LVTTL或LVPECL时钟输入
ICS87949I‑147具有可选的单端时钟或LVPECL
•CLK0和CLK1可接受以下输入电平：LVCMOS和
时钟输入。单端时钟输入接受LVCMOS或LVTTL输入电平。LVTTL
PCLK、nPCLK对可接受LVPECL、CML或SSTL输入电•PCLK、nPCLK支持以下输入类型：LVPECL、
平。低阻抗LVCMOS/LVTTL输出设计用于驱动50Ω串联或CML、SSTL
并联端接传输线。通过利用输出驱动两条串联端接线路的能力，•最大输入频率：250MHz
有效扇出可以从15增加到30。
•输出偏差：250ps（最大）
•部件间偏差：1.0ns（最大）
分频选择输入DIV_SELx控制每个组的输出频率。输出可以
在÷1、÷2或÷1和÷2模式的组合中使用。主复位输入•组偏斜：65ps（最大）
MR/nOE复位分频器，并控制所有输出的有效和高阻抗状•3.3V或2.5V电源电压
态。•‑40°C至85°C环境工作温度
ICS87949I‑147的特性电压为3.3V和2.5V。有保证的输出和•与MPC949引脚兼容
器件间时滞特性使ICS87949I‑147成为那些需要明确性能和可
重复性的时钟分配应用的理想选择。
bLOCKdIAGRAMpINaSSIGNMENT
CLK_SEL
CLK00
1
0
4746454443424140
CLK11MR/nOE39nc
2
1CLK_SEL238GND
PCLKR
文档评论（0）