CN112289741B 多个接触插塞的制造方法 （台湾积体电路制造股份有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112289741B(45)授权公告日2025.07.08

(21)申请号202011272946.5

(22)申请日2017.06.14

(65)同一申请的已公布的文献号申请公布号CN112289741A

(43)申请公布日2021.01.29

(30)优先权数据

15/490,4392017.04.18US

(62)分案原申请数据

201710447702.82017.06.14

(73)专利权人台湾积体电路制造股份有限公司地址中国台湾新竹市新竹科学工业园区力

行六路八号

(72)发明人王朝勳杨復凱王美匀赵高毅

(74)专利代理机构北京律诚同业知识产权代理有限公司11006

专利代理师徐金国

(51)Int.CI.

H01L21/768(2006.01)

H10D30/62(2025.01)

H10D30/01(2025.01)

(56)对比文件

US2014199837A1,2014.07.17

审查员张羽豪

权利要求书1页说明书10页附图29页

(54)发明名称

多个接触插塞的制造方法

(57)摘要

CN112289741B一种多个接触插塞的制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源

CN112289741B

移除虚拟栅极堆叠以产生开口

移除虚拟栅极堆叠以产生开口

形成低介电常数栅极间隙壁于开口中

形成取代栅极介电层

沉积堆叠层和金属性材料

进行平坦化以形成取代栅极堆叠

形成源极/漏极接触开口

形成源极/漏极接触间隙壁

形成下源极/漏极接触插塞

沉积蚀刻停止层和层间介电层

形成栅极接触插塞于层间介电层以及蚀刻停止层中

形成上源极/漏极接触插塞于层间介电层和蚀刻停止层中

202

204

208

210

212

214

216

218

220

222

CN112289741B权利要求书1/1页

2

1.一种多个接触插塞的制造方法，其特征在于，包含：

形成包含一栅极堆叠及位于该栅极堆叠的一侧的一源极/漏极区的一晶体管，其中该栅极堆叠位于一第一层间介电层中；

形成一下源极/漏极接触插塞，其中该下源极/漏极接触插塞电性耦合至该源极/漏极区；

形成一栅极接触插塞于该栅极堆叠上方，并接触该栅极堆叠；

形成一上源极/漏极接触插塞，其中该上源极/漏极接触插塞重叠并接触该下源极/漏极接触插塞，该栅极接触插塞的一深宽比大于该上源极/漏极接触插塞的一深宽比，且该栅极接触插塞具有高于该上源极/漏极接触插塞的一电阻率，其中该上源极/漏极接触插塞的宽度大于该下源极/漏极接触插塞的宽度并且大于该栅极接触插塞的宽度；以及

形成一蚀刻停止层于该上源极/漏极接触插塞和该栅极接触插塞上方，其中该蚀刻停止层接触该上源极/漏极接触插塞和该栅极接触插塞。

2.根据权利要求1所述的多个接触插塞的制造方法，其特征在于，还包含：

于该上源极/漏极接触插塞和该栅极接触插塞形成前，沉积一第二层间介电层于该第一层间介电层上方；以及

沉积一第三层间介电层于该第二层间介电层上方，其中该下源极/漏极接触插塞穿过该第一层间介电层和该第二层间介电层，该栅极接触插塞穿过该第二层间介电层和该第三层间介电层，且该上源极/漏极接触插塞穿过该第三层间介电层。

3.根据权利要求1所述的多个接触插塞的制造方法，其特征在于，该上源极/漏极接触插塞和该栅极接触插塞是由不同材料所形成。

4.根据权利要求1所述的多个接触插塞的制造方法，其特征在于，该栅极接触插塞的一整体是由一均相材料所形成，该上源极/漏极接触插塞具有一复合结构，且该复合结构包含一下层和位于该下层上方的一上层。

5.根据权利要求4所述的多个接触插塞的制造方法，其特征在于，该栅极接触插塞的该整体是由金属氮化物所形成。

6.根据权利要求5所述的多个接触插塞的制造方法，其特征在于，该栅极接触插塞的该整体是由氮化钛所