CN113228250B 用于制造具有减小的接触电阻的半导体装置的方法 （应用材料公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN113228250B(45)授权公告日2025.07.11

(21)申请号201980084147.4阿布舍克·杜贝黄奕樵

(22)申请日2019.11.11T·V·曼德雷卡尔罗安迪帕特里夏·M·刘

桑杰·

桑杰·纳塔拉扬索拉布·乔普拉

申请公布号CN113228250A

(74)专利代理机构北京律诚同业知识产权代理

(43)申请公布日2021.08.06有限公司11006

(30)优先权数据专利代理师徐金国赵静62/783,8512018.12.21US(51)Int.CI.

(85)PCT国际申请进入国家阶段日H01L21/768(2006.01)

2021.06.18H01L21/285(2006.01)

(86)PCT国际申请的申请数据H10D64/23(2025.01)PCT/US2019/0607222019.11.11(56)对比文件

(87)PCT国际申请的公布数据US2011244680A1,2011.10.06

WO2020/131248EN2020.06.25US2012193696A1,2012.08.02

WO2020/131248EN2020.06.25

US9685439B1,2017.06.20

(73)专利权人应用材料公司

地址美国加利福尼亚州审查员王一帆

(72)发明人高拉夫·塔雷贾李学斌权利要求书2页说明书6页附图7页

(54)发明名称

用于制造具有减小的接触电阻的半导体装置的方法

(57)摘要

CN113228250B本公开内容的实施方式总体涉及用于形成晶体管的方法。更具体而言，本文所述的实施方式总体涉及用于形成源/漏接触的方法。在一个实施方式中，方法包括在介电材料中形成沟槽，以暴露晶体管的源/漏区域；在暴露的源/漏区域上执行预清洁工艺；通过外延沉积工艺，在源/漏区域上形成掺杂的半导体层；和以导体填充沟

CN113228250B

226

226

200

224

222

220

208

210

206

-204

-202

CN113228250B权利要求书1/2页

2

1.一种用于形成接触的方法，所述方法包含以下步骤：

在介电材料和源/漏区域上设置接触蚀刻停止层；

通过移除所述介电材料和所述接触蚀刻停止层的部分而在所述介电材料中形成沟槽，以暴露所述源/漏区域；

在所述源/漏区域和所述介电材料上执行预清洁工艺；

在所述源/漏区域上形成掺杂的半导体层，其中所述掺杂的半导体层具有比所述源/漏区域更高的掺杂物浓度；

在所述掺杂的半导体层上形成金属硅化物层；

以导体填充所述沟槽；

在所述金属硅化物层上形成帽层；和

在所述帽层上设置所述导体。

2.如权利要求1所述的方法，进一步包含以下步骤：在以所述导体填充所述沟槽之前，在所述掺杂的半导体层上形成金属硅化物层。

3.如权利要求2所述的方法，进一步包含以下步骤：在所述金属硅化物层上形成帽层，其中所述导体设置在所述帽