《电子技术基础》_第8章.pptVIP

图8-2-6多谐振荡器Multisim仿真的电路图返回图8-2-7多谐振荡器Multisim仿真的波形图返回图8-2-8石英晶体振荡器返回图8-3-1施密特触发器的符号和传输特性返回图8-3-2555构成的施密特触发器及其输出波形返回图8-3-3施密特触发器的应用返回图8-3-4利用施密特触发器实现多谐振荡的电路返回图8-4-1555构成的单稳态触发器返回555定时器又称时基电路，是目前应用十分广泛的器件。555定时器按照内部组成元件分为TTL型和CMOS型两种。TTL型内部采用的是晶体管；CMOS型内部采用的则是场效应管。这两种定时器功能完全一样，但TTL型的驱动能力要大于CMOS型的器件。8.1.1555定时器的电路结构555定时器的电路结构如图8?1?1（a）所示。它由分压器、电压比较器、RS锁存器、放电管和输出缓冲器组成。图8?1?1（b）为555定时器的引脚图，其中1脚接地，2脚为低触发端，3脚为输出端，4脚为复位端，5脚为电压比较端，6脚为高触发端，7脚为放电端，8脚为电源。下一页返回8.1555集成定时器

1.分压器分压器由三个相同阻值的电阻构成，为两个电压比较器C1和C2提供基准电平。如果C?V（5脚）端未加参考电压，则比较器C1的基准电平为VCC，比较器C2的基准电平为VCC，C?V端一般不悬空，而是与地之间接一0.01μF的高频旁路电容；如果C?V（5脚）端加了控制电压，则比较器C1的基准电平为所加控制电压值，比较器C2的基准电平为所加控制电压值的一半，通过调节控制电压，可以改变比较器的基准电平。2.电压比较器C1和C2C1和C2为两个结构完全相同的高精度电压比较器。当比较器的同相输上一页下一页返回8.1555集成定时器

入端V+的电压大于反相输入端V?的电压时，其输出为高电平信号；当V+小于V?时，其输出为低电平信号。3.RS锁存器由两个与非门交叉耦合构成了RS锁存器。（4脚）端为复位端，低电平有效。当=0时，锁存器输出端Q=0，当=1无效时，锁存器输出端受其输入端S、R的控制。RS锁存器输入端R、S与比较器的输出端相连。4.放电管和输出缓冲器放电管T为一NPN型三极管，其基极受门1的输出控制，当基极为低电平时，三极管T截止；当基极为高电平时，T管导通。上一页下一页返回8.1555集成定时器

输出缓冲器由门1和门2两级门电路组成。其作用是提高带负载能力，同时隔离负载对定时器的影响。8.1.2555定时器的逻辑功能当C?V不外接控制电压时，555定时器的功能表如表8?1?1所示。由电路图8?1?1可知，当=0时，555定时器复位，OUT端输出低电平，T导通。因此在正常工作时，应将接高电平。比较器C1的基准电平为VCC，比较器C2的基准电平为VCC。当uTH＞VCC时，比较器C1输出低电平，u＞V，比较器C2输出高电平，锁存器被置0，输出uO为低电平，T导通。上一页下一页返回8.1555集成定时器

当uTH＜VCC时，比较器C1输出高电平，u＞V，比较器C2输出高电平，锁存器保持，输出uO保持，T不变。当uTH＜V，比较器C2输出低电平，无论uTH的值是多少，锁存器均置1，输出uO被置成1，T截止。综合上述分析，可以得到555定时器的功能表如表8?1?1所示。利用555定时器可以实现各种各样的脉冲产生和整形电路，下面将详细介绍。上一页返回8.2多谐振荡器8.2.1由与非门构成的多谐振荡器由门电路和RC延迟电路构成的多谐振荡器有多种电路形式。如图8?2?1所示为由非门和RC延迟电路构成的多谐振荡器。它由两个CMOS非门、一个电阻R和一个电容C组成。由非门构成多谐振荡，电阻和电容构成延迟电路，输出矩形脉冲的频率主要由RC常数决定。为讨论方便，在电路分析中假设非门电路的电压传输特性曲线如图8?2?2所示，理想化的非门电路的阈值电压为UT=VDD。（1）第一暂稳态过程。假设在t=0时接通电源，电容上电压为0，电路初始状态为uo1=UOH，G2导通,G1截止，ui=uo=UOL，输出端电压是低电平，电路处于第下一页返回8.2多谐振荡器一暂稳态。此时uo1通过电阻R向电容C充电，随着充电