CN119601529A 三维封装结构及其制作方法 （中国科学院上海微系统与信息技术研究所）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN119601529A(43)申请公布日2025.03.11

(21)申请号202311161488.1

(22)申请日2023.09.08

(71)申请人中国科学院上海微系统与信息技术研究所

地址200050上海市长宁区长宁路865号

(72)发明人肖克来提

(74)专利代理机构上海光华专利事务所(普通合伙)31219

专利代理师李仪萍

(51)Int.CI.

HO1L21/768(2006.01)

HO1L23/48(2006.01)

HO1L23/485(2006.01)

权利要求书2页说明书11页附图10页

(54)发明名称

三维封装结构及其制作方法

(57)摘要

CN119601529A本发明提供一种三维封装结构及其制作方法，包括于形成第二再布线层之前，于第一再布线层堆叠设置第一芯片和第二芯片，第一芯片倒装焊接于第一再布线层上，第二芯片通过引线键合与第一再布线层电连接，利用第一再布线层可使芯片之间电性耦合，由此实现芯片堆叠封装，无需通过芯片上的TSV工艺，大幅降低了芯片堆叠封装的工艺复杂度；随后，包覆于第一芯片、第二芯片和第一再布线层之上形成塑封层，通过一步塑封工序即可完成多芯片的底部填充、包裹和塑封，节省制作成本。本发明的三维封装结构包括通过烧结工艺形成的金属连接柱，有效提高通孔填充的效率，以及提升互连的良率，避免了阻

CN119601529A

220

220

219

200

-212

720

403050

CN119601529A权利要求书1/2页

2

1.一种三维封装结构的制作方法，其特征在于，所述制作方法包括：

提供一基板，所述基板具有相对的第一主面及第二主面，所述基板包括自所述基板的第一主面沿其厚度方向贯穿形成的金属柱；

于所述基板的第一主面形成第一再布线层，所述第一再布线层的第一主面与所述金属柱电连接；

于所述第一再布线层与所述第一主面相对的第二主面上倒装焊接第一芯片；

将第二芯片堆叠于所述第一芯片之上，所述第二芯片通过引线键合与所述第一再布线层电连接以使所述第二芯片与所述第一芯片电性耦合；

包覆于堆叠的第一芯片和第二芯片、以及所述第一再布线层之上形成为塑封层；

对所述基板的第二主面进行减薄直至显露出所述盲孔中的所述金属柱；

于所述基板的第二主面形成第二再布线层，所述第二再布线层与所述金属柱电连接。

2.根据权利要求1所述的三维封装结构的制作方法，其特征在于：利用芯片粘接层将所述第二芯片正装粘贴于所述第一芯片上；于固化所述芯片粘接层之后，采用金属引线使所述第二芯片与所述第一再布线层之间电连接。

3.根据权利要求1所述的三维封装结构的制作方法，其特征在于，形成所述金属柱的步骤，包括：

提供一基板，自所述基板的第一主面沿其厚度方向刻蚀形成至少一盲孔；

至少于所述盲孔的侧壁和底部形成钝化层；

用金属填充材料覆盖所述钝化层并填充所述盲孔。

4.根据权利要求3所述的三维封装结构的制作方法，其特征在于，形成所述金属柱的步骤，还包括：

将包含金属的烧结前驱物施加到所述盲孔中，以及采用震荡方式将所述烧结前驱物混合并填充于所述盲孔中，所述烧结前驱物呈粉末状且主要由金属粉和玻璃粉组成；

去除覆于基板表面的烧结前驱物；

于保护气氛下将所述烧结前驱物烧结形成为填满所述盲孔的金属柱。

5.根据权利要求4所述的三维封装结构的制作方法，其特征在于：所述玻璃粉的含量范围在10%～15%,所述金属粉主要为铜粉，所述铜粉的含量范围在85%～90%,烧结所得的金属柱具有以铜颗粒周围的玻璃组分为网络骨架且铜颗粒之间形成物理接触的导电网络结构。

6.根据权利要求5所述的三维封装结构的制作方法，其特征在于：所述金属粉的粒径范围为≤500nm,所述玻璃粉的粒径范围在0.8μm～1.2μm。

7.根据权利要求1所述的三维封装结构的制作方法，其特征在于：采用热压键合工艺将所述第一芯片倒装焊接于所述第一再布线层的第二主面上，其中所述第一再布线层包括至少两层交替设置的有机介质层和金属布线层。

8.根据权利要求1所述的三维封装结构的制作方法，其特征在于：以所述塑封层为承载体自所述基板的第二主面对所述基板进行减薄直至显露出所述盲孔中的所述金属柱。

9.根据权利要