CN119673864A 封装结构的制作方法 (电子科技大学).docxVIP

  • 0
  • 0
  • 约8.04千字
  • 约 15页
  • 2026-01-28 发布于重庆
  • 举报

CN119673864A 封装结构的制作方法 (电子科技大学).docx

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN119673864A(43)申请公布日2025.03.21

(21)申请号202411783224.4

(22)申请日2024.12.05

(71)申请人电子科技大学

地址610054四川省成都市建设北路二段

四号

申请人珠海越芯半导体有限公司

(72)发明人陈先明陈苑明冯磊黄本霞曾勇志何为董艳林

(74)专利代理机构北京风雅颂专利代理有限公司11403

专利代理师车英慧

(51)Int.CI.

HO1LHO1L

HO1L

21/768(2006.01)23/31(2006.01)

23/48(2006.01)

权利要求书1页

说明书4页附图4页

(54)发明名称

封装结构的制作方法

(57)摘要

CN119673864A本公开提供一种封装结构的制作方法。具体地,所述制作方法包括(a)提供一铜箔;(b)在所述铜箔上电镀形成空腔牺牲柱;(c)压合介质材料形成介质层,所述介质层暴露所述空腔牺牲柱的端面;(d)在所述介质层上形成线路层;(e)蚀刻去除所述空腔牺牲柱,形成贯穿空腔;(f)在所述线路层上形成键合焊盘;(g)将元器件的背面贴装于所述贯穿空腔内的铜箔上,引线键合所述元器件的端子和所述键合焊盘。采用这样的制作方法,元器件直接贴装在铜箔上,铜箔成为大面

CN119673864A

CN119673864A权利要求书1/1页

2

1.一种封装结构的制作方法,其特征在于,包括:

(a)提供一铜箔;

(b)在所述铜箔上电镀形成空腔牺牲柱;

(c)压合介质材料形成介质层,所述介质层暴露所述空腔牺牲柱的端面;

(d)在所述介质层上形成线路层;

(e)蚀刻去除所述空腔牺牲柱,形成贯穿空腔;

(f)在所述线路层上形成键合焊盘;

(g)将元器件的背面贴装于所述贯穿空腔内的铜箔上,引线键合所述元器件的端子和所述键合焊盘。

2.根据权利要求1所述的制作方法,其特征在于,所述端子的端面和所述键合焊盘的端面与所述铜箔之间的距离相同。

3.根据权利要求1所述的制作方法,其特征在于,在步骤(f)之前还包括:在所述线路层上形成导通柱。

4.根据权利要求3所述的制作方法,其特征在于,还包括:

(h)形成封装层,所述封装层暴露所述导通柱的端面。

5.根据权利要求4所述的制作方法,其特征在于,还包括:

(i)在所述导通柱的端面形成焊锡层。

6.根据权利要求1所述的制作方法,其特征在于,在步骤(b)之前还包括:在所述铜箔上形成保护层;其中,所述保护层位于所述空腔牺牲柱和所述铜箔之间。

7.根据权利要求6所述的制作方法,其特征在于,所述保护层的材料包括镍、钛和锡中的一者或多者。

8.根据权利要求1所述的制作方法,其特征在于,步骤(e)包括:

(e1)贴膜、曝光、显影,形成暴露所述空腔牺牲柱的光阻层;

(e2)真空蚀刻所述空腔牺牲柱,形成贯穿空腔;

(e3)移除所述光阻层。

9.根据权利要求1所述的制作方法,其特征在于,步骤(f)包括:

在所述线路层上形成表面处理层。

10.根据权利要求9所述的制作方法,其特征在于,所述表面处理层采用镍钯金工艺形成。

CN119673864A说明书1/4页

3

封装结构的制作方法

技术领域

[0001]本公开涉及半导体封装技术领域,尤其涉及一种封装结构的制作方法。

背景技术

[0002]随着电子技术的发展与进步,电子产品的功能越来越强大,电子产品的外观朝着短小轻薄的方向演进,促进了电子产品的封装结构朝着高度集成化、小型化的方向发展,芯片等元器件嵌埋封装应运而生。与此同时,电子元件的性能也朝着高频高速高功率的方向发展,导致单位面积的热流密度迅速递增。众所周知,随着运行工作环境温度的上升,电子元件的运行速度随之降低,损耗随之上升;同时,长时间在高温环境下运行,电子产品的可靠性相对降低。若不能及时散发高频高速高功率电子元件产生的热量,电子产品的性能和可靠性将会受到严重影响。因此,在高频高速高功率的大趋势下,如何合理优化嵌埋封装基板、封装体的设计,提升嵌埋封装结构的散热性能,是当前一个重要的课题。

发明内容

[0003]有鉴于此,本公开的目的在于提出一种封装结

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档