CN114446937A 半导体器件、其制作方法以及3d nand存储器 （长江存储科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN114446937A(43)申请公布日2022.05.06

(21)申请号202210119347.2

(22)申请日2022.02.08

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人周璐张权姚兰

(74)专利代理机构北京康信知识产权代理有限责任公司11240

专利代理师霍文娟

(51Int.CL.

HO1LHO1L

HO1L

23/64(2006.01)49/02(2006.01)27/115(2017.01)

权利要求书2页说明书7页附图3页

(54)发明名称

半导体器件、其制作方法以及3DNAND存储

器

(57)摘要

CN114446937A本申请提供了一种半导体器件、其制作方法以及3DNAND存储器，该半导体器件包括衬底、绝缘层以及导电层，其中，衬底的表面上具有凹槽，绝缘层位于衬底的表面上、凹槽的底部以及凹槽的侧壁上；导电层位于绝缘层的远离衬底的表面上。本申请的半导体器件，通过在衬底上形成具有多个沟槽的三维图形，这样使得覆盖在衬底上的导电层具有三维结构，即形成了三维结构的电容器，保证了半导体器件的有效面积不变的情况下，其在半导体器件上的占用面积较小，保证了

CN114446937A

400

400

300

102

100

CN114446937A权利要求书1/2页

2

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底的表面上具有凹槽；

绝缘层，位于所述衬底的表面上、所述凹槽的底部以及所述凹槽的侧壁上；

导电层，位于所述绝缘层的远离所述衬底的表面上。

2.根据权利要求1所述的半导体器件，其特征在于，所述导电层填满所述凹槽，且所述导电层的远离所述衬底的表面为平面。

3.根据权利要求1所述的半导体器件，其特征在于，位于所述凹槽底部的所述绝缘层的厚度为第一厚度，位于所述衬底的表面上的所述绝缘层的厚度为第二厚度，所述第一厚度大于所述第二厚度。

4.根据权利要求1所述的半导体器件，其特征在于，所述衬底包括：

隔离结构，所述凹槽位于所述隔离结构中。

5.根据权利要求3所述的半导体器件，其特征在于，位于所述凹槽底部的所述绝缘层的厚度为第一厚度，位于所述衬底的表面上的所述绝缘层的厚度为第二厚度，所述第一厚度等于所述第二厚度。

6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述导电层的材料包括多晶硅。

7.一种半导体器件的制作方法，其特征在于，包括：

提供衬底；

在所述衬底的表面形成凹槽；

在所述衬底的表面上、所述凹槽的底部以及所述凹槽的侧壁上形成绝缘层；

在所述绝缘层的远离所述衬底的表面上形成导电层。

8.根据权利要求7所述的方法，其特征在于，

提供衬底，包括：

提供预备衬底；

在所述预备衬底中形成浅槽隔离，

在所述衬底的表面形成凹槽，包括：

去除所述浅槽隔离的至少部分，对应形成所述凹槽，剩余的所述浅槽隔离形成隔离结构。

9.根据权利要求8所述的方法，其特征在于，在所述预备衬底中形成浅槽隔离，包括：

在所述预备衬底的裸露表面上形成图形化掩膜层；

以所述图形化掩膜层为掩膜刻蚀所述预备衬底，得到沟槽；

在所述图形化掩膜层的远离所述预备衬底的表面上以及所述沟槽内沉积隔离材料，填充后的所述隔离材料形成所述浅槽隔离；

对形成有所述浅槽隔离的所述预备衬底进行化学机械抛光，以使得所述图形化掩膜层裸露。

10.根据权利要求9所述的方法，其特征在于，所述绝缘层的材料与所述隔离材料相同。

11.根据权利要求7至10中任一项所述的方法，其特征在于，在所述绝缘层的远离所述衬底的表面上形成导电层，包括：

在所述绝缘层的远离所述衬底的表面上形成预备导电层，所述预备导电层填满所述凹

CN114446937A权利要求书2/2页

3

槽；

平坦化所述预备导电层，使得剩余的所述预备导电层的远离所述衬底的表面为平面，得到所述导电层。

12.一种3DNAND存储器，其特征在于，包括权利要求1至6中任一项所述的半导体器件或者采用权利要求7至11中任一项所述的方法制作得到的半导体器件。

13.一种存储系统，其特征在于，包括存储控制器和如权利要求12所述的