CN107393959A 基于自对准栅的GaN超高频器件及制作方法 （西安电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN107393959A

(43)申请公布日2017.11.24

(21)申请号201710549494.2

(22)申请日2017.07.07

(71)申请人西安电子科技大学

地址710071陕西省西安市雁塔区太白南

路2号

(72)发明人马晓华郝跃武盛宓珉瀚

(74)专利代理机构陕西电子工业专利中心

61205

代理人

(51)Int.CI.

HO1L

HO1L

HO1L

HO1L

王品华朱红星

29/778(2006.01)

29/423(2006.01)21/331(2006.01)21/28(2006.01)

权利要求书2页说明书9页附图2页

(54)发明名称

基于自对准栅的GaN超高频器件及制作方法

金属开

金属开连层11

册103栅脖子102

糊脚101

AIGaN势垒层5

AIN插人层4

CN107393959A(57)摘要GaN缓冲层3AIN成核层2衬底1本发明公开了一种高增益超高频GaN器件及其制作方法，主要解决现有同类器件频率、增益和功率转换效率低的问题。该器件自下而上包括衬底(1)、A1N成核层(2)、GaN缓冲层(3)、A1N插入层(4)、A1GaN势垒层(5)钝化层(7),GaN缓冲层的两端设有源电极(8)和漏电极(9),源电极和漏电极上设有金属互联层(11),其中AlGaN势垒层的上方设有自对准的台阶状双T型栅电极(10),栅电极的栅脚(101)设有凹槽，凹槽上方

CN107393959A

(57)摘要

GaN缓冲层3AIN成核层2

衬底1

CN107393959A权利要求书1/2页

2

1.一种超高频自对准栅GaN器件，自下而上包括衬底(1)、A1N成核层(2)、GaN缓冲层(3)、A1N插入层(4)、AlGaN势垒层(5)钝化层(7),GaN缓冲层(3)的两端设有源电极(8)和漏电极(9),源电极(8)和漏电极(9)上设有金属互联层(11),其特征在于AlGaN势垒层(5)的上方设有自对准的台阶状双T型栅电极(10),栅电极(10)的栅脚(101)设有凹槽，以提高器件栅控能力、跨导和迁移率，从而提高器件增益；凹槽上方设有栅介质层(6),以抑制栅极漏电降低关态漏电；钝化层(7)位于栅电极栅脚两侧的势垒层表面以抑制电流崩塌，进一步提高器件增益。

2.根据权利要求1所述的器件，其特征在于钝化层(7)的厚度为2～6nm。

3.根据权利要求1所述的器件，其特征在于：

栅电极(10)光刻图形的栅脚(101)长度为60nm～90nm,栅脖子(102)的高度为160nm~200nm,栅帽(103)的宽度为360nm～540nm;

栅脚(101)部分的凹槽宽度为60nm～90nm,深度为5nm～12nm。

4.根据权利要求1所述的器件，其特征在于栅介质层(6)的厚度为4nm～8nm。

5.根据权利要求1所述的器件，其特征在于AlGaN势垒层(5)的厚度为20nm～25nm。

6.根据权利要求1所述的器件，其特征在于衬底(1)采用SiC或蓝宝石或Si衬底。

7.一种超高频自对准栅GaN器件结构，其制作步骤如下：

1)在依次包括衬底、A1N成核层、GaN缓冲层、A1N插入层、AlGaN势垒层外延基片的GaN缓冲层上制作源电极和漏电极；

2)在AlGaN势垒层上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；

3)在A1GaN势垒层上光刻栅脚宽度为60nm～90nm,栅脖子高度160nm～200nm,栅帽宽度为360nm～540nm的自对准T型栅结构；

4)利用ICP工艺对T型栅栅脚区域内的AlGaN势垒层刻蚀深度为5nm～12nm的凹槽；

5)在T型栅下凹槽内进行等离子体氧化，形成厚度为4nm～8nm栅介质层；

6)利用电子束蒸发工艺，在栅电极图形区蒸发栅金属制作栅电极；

7)在完成栅电极制作的样品表面进行60℃的低温等离子体处理，形成2nm～6nm的薄层钝化层；

8)在样品表面光刻金属互连层区域，利用电子束蒸发工艺制作金属互连层，用于引出源电极和漏电极，完成器件制作。

8.根据权利要求8所述的方法，其中步骤4)中凹槽刻蚀工艺条件如下：

刻蚀气体：流量25sccm±2sccm的BCl?,

上电极功率：100W,下电极功率：8W;

时间：2min;