双极型逻辑集成电路
第一章双极型集成电路制作工艺
1-1电学隔离
所有晶体管的集电极都在外延层上,隔离的目的是
使不同隔离区的元件实现电隔离。
(1)反偏PN结隔离
(2)全介质隔离
(3)混合隔离元件
(1)反偏PN结隔离
通过外延,选择性扩散等工艺方法,将
芯片划分为若干个由P区包围的N型区,P区
接电路中的最低电位,使PN结反偏。利用
反偏PN结对器件进行隔离。
接电路中
您可能关注的文档
- 贵州大学《集成电路制造工艺》ppt课件 1 半导体制造工艺.pptx
- 贵州大学《集成电路制造工艺》ppt课件 2-1 半导体制造工艺流程 难.pptx
- 贵州大学《集成电路制造工艺》ppt课件 2-3 双阱CMOS制造工艺.pdf
- 贵州大学《集成电路制造工艺》ppt课件 3 硅衬底制备.pdf
- 贵州大学《集成电路制造工艺》ppt课件 4 硅片清洗.pdf
- 贵州大学《集成电路制造工艺》ppt课件 5 硅外延生长.pdf
- 贵州大学《集成电路制造工艺》ppt课件 6 硅热氧化.pptx
- 贵州大学《集成电路制造工艺》ppt课件 7 掺杂工艺.pptx
- 贵州大学《集成电路制造工艺》ppt课件 9 刻蚀工艺.pdf
- 贵州大学《集成电路制造工艺》ppt课件 8 光刻.pptx
原创力文档

文档评论(0)