BRAM存储器EDAC容错技术可靠性分析.pdfVIP

Oct．2011 航 天 控 制 AerospaceControl ·67 · Vo1．29．NO．5 BRAM 存储器 EDAC容错技术可靠性分析 伊小素 邓 燕 潘 雄 江云天 张家铭 北京航空航天大学仪器科学与光电工程学院，北京 100191 摘 要 SRAM 型 FPGA 内部高密度 BRAM存储模块作为用户存储资源，在 空 间运行 中易受单粒子翻转效应影响，造成用户数据失效 ，EDAC技术被广泛采用 作为其容错手段 。对于商用型 SRAM—FPGA，编码 ／解码模块可靠性对 EDAC容 错技术有效性具有很大影响，因此本文在考虑编码／解码模块可靠性影响情况 下，对商用SRAM—FPGA内嵌 BRAM存储器进行 EDAC容错技术可靠性建模 ， 并得到提高 BRAM可靠性需满足 的编码／解码模块的可靠性参数限制条件关系 式，最后通过仿真验证其模型的合理性及限制条件 关系式的正确性 ，为相关工程 设计 中SRAM 型 FPGA的 BRAM 存储 器 EDAC容错技术 的可行性设 计提供 指 导 。 关键词 SEU；EDAC；可靠性模型 ；BRAM 中图分类号 ：V443；V520．6 文献标识码 ：A 文章编号 ：1006—3242(2011)05—0067—05 TheBRAM ReliabilityAnalysiswith EDAC Fault-TolerantTechnology YIXiaosu DENG Yan PAN Xiong JIANG Yuntian ZHANG Jiaming SchoolofInstrumentScienceandOptics—ElectronicsEngineering，Beijing UniversityofAeronauticsandAstronautics，Beijing100191，China Abstract ／n space ight，theembeddedhigh—density BlockRAM memoriesaresusceptibletosingle—event upsets(SEUs)astheuserstorageresourceinSRAM—basedFPGA，whichresultinfailureoftheuserdata． ThustheEDACtechnologyiswidelyusedas知ult·tolerantmethod．Inthedevelopmentofcommercial SRAM—FPGA，thevalidityofEDACisaffectedbytheencodinganddecodingmodule．Thecommercial SRAM—FPGABRAMmemo~reliabilitymodelwithEDACfault—toleranttechnologyisproposed，whiletak— ingintoaccountthereliabilityofEDACencodinganddecodingmodule．Thereliabilityparametersbounda— ryconditionofencodinganddecodingmoduleisobtainedforimprovingtheBRAM reliability．Finally，the simulationshowsareasonableapproximationoftherelationandthecorrectnessoftheboundar