基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现.pdfVIP

第42卷 第3期 上海师范大学学报 (自然科学版) Vo1．42．No．3 2013年 6月 JournalofShanghaiNormalUniversity(NaturalSciences) Jun．，2013 基于窗结构和 巴切奇偶排序的中值 滤波器硬件设计与实现 孙凯雯，王 亮，顾美康 (上海师范大学 信息与机电工程学院，上海200234) 摘 要：数字电路设计中值滤波器时，面积和速度上的考虑非常重要．面积上要求使用的逻辑 资源尽可能少；速度上则要求系统能在较高时钟频率上工作，并用尽可能少的时钟周期完成 1帧滤波或进行实时滤波．设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构，并 用奇偶排序网络作为滤波器功能逻辑模块的理论依据，在 FPGA平台上进行结构设计，使用 ModelSim仿真验证了结果，最后实现了视频图像滤波．实验分析表明，设计的新型结构滤波器 不但使用的逻辑资源较少，仅用了741个逻辑单元(LE)，而且处理速度达到27MHz／像素，实 现了对视频图像的30帧／s实时处理．设计不仅具有一定的实用性，也为数字图像处理的硬件 结构设计思路提供了参考． 关键词：中值滤波器；FPGA；数字图像处理；奇偶排序网络 中图分类号 ：TP391．41 文献标识码 ：A 文章编号 ：1000-5137(2013)03-0271-06 O 引 言 数字图像处理领域中，非线性中值滤波器的应用非常广泛．在进行图像识别、视频跟踪等工作之前 一 般都会用中值滤波器进行图像预处理，因为它能有效消除椒盐噪声，并不会使边界区域模糊过大．中 值滤波器一般是用通用计算机和软件来实现的，然而 由于传统处理器串行结构的局限性，随着视频图像 分辨率的不断提高，对滤波处理速度的要求也越来越高，因此这种方式已经越来越不能满足实时性的要 求．另外专用芯片设计周期长、成本高、而且灵活性差，因此也不适合用来专门进行图像滤波工作．现场 可编程门阵列 (FPGA)以其可编程性和并行计算结构的特点，成为了实现滤波处理的理想工具 ]． 利用FPGA进行数字图像处理中值滤波的研究文献较多．如文献 [2]提出一种快速排序法的新算 法，用于滤波器的功能逻辑模块．该算法为比特串行滤波算法 (Bitserialmedianalgorithm)，并在此基础 上扩展并结合权重法和优先级次序法．如果对 Ⅳ个像素值进行处理，这种算法复杂度为0(N)，与冒泡 排序法(BubbleSort)0(N)的复杂度相比，所 占用的逻辑资源大大减少．然而在XC4010E一1FPGA芯片 实现后 ，处理速度相对较慢，图像处理速度仅仅为25 s．文献 [3]实现了向量中值滤波器，并组成了图 像滤波系统．该系统使用 StratixEP1$40F780C5FPGA芯片，处理速度达到80MHz／像素，然而缺点是需 要硬件设计结合软核处理器，因此所 占逻辑资源较多． 本文作者以进一步权衡逻辑资源和处理速度为 目标，利用 AlteraEP2C70FPGA硬件平台设计了基 于窗结构和巴切奇偶排序的中值滤波器并搭建了系统结构．文章第 1章介绍了中值滤波器和巴切奇偶 收稿 日期：2012—12．14 作者简介：孙凯曼(1987一)，男，上海师范大学信息与机电工程学院硕士研究生；顾美康 (1954一)，男，上海师范大 学数理学院副研究员． 272 上海师范大学学报(自然科学版) 排序的概念 ；第2章阐述了滤波器硬件结构设计思路，具体而言即扫描模块和滤波器功能模块，前者完 成对视频信息的输人工作，后者对视频信号作排序处理工作，作者分别使用窗结构和巴切奇偶排序来完 成2个模块的搭建．之后给出滤波器在ModelSim上仿真波形图验证了结果，并针对滤波效果图进行分 析；第 3章提出了可进一步改进结构的想法；第4章总结全文． 1 理论背景 1．1 中值滤波器 中值滤波器是一种基于统计排序 的非线性滤波器．它的响应是滤波器掩膜所包围的图像区域中各 个像素从小到大排序后的中问值．中值滤波器的使用非常普遍，这是因为对于一定类型的随机噪声，它 的去噪声能力非常优秀，比小尺