面向全分布式VLIW结构的部分互连研究.docVIP

面向全分布式VLIW结构的部分互连研究 　　摘要：随着VLSI技术的发展，传统的采用了全互连网络的全分布式超长指令字结构的功能单元通信开销，成为制约着处理器频率增加和规模扩大的瓶颈.在分析应用程序特征的基础上，利用定义的5种通信模式提出了多种全分布式超长指令字部分互连结构，分析了由全互连结构变为部分互连结构通信方式上的改变，并完成了功能单元指派和通信调度等相关的编译调整.模型分析和实验数据表明，相比全互连结构，部分互连结构在程序性能些微降低的情况下，面积、功耗等资源开销大幅减少，并呈现出良好的可扩展性. 　　关键词：超长指令字；全互连；部分互连；可扩展性 　　中图分类号：TP393 文献标识码：A 　　Research on Partial-connected Crossbar 　　for Full-distributed VLIW Architecture 　　SHI Zi-long， YANG Qian-ming， WEN Mei， ZHANG Chun-yuan， WU Nan， QIAO Yu-ran 　　（College of Computer， National Univ of Defense Technology， Changsha， Hunan 410073， China） 　　Abstract： With the development of VLSI technology， the communication overhead of functional units of the full-connected network for full-distributed VLIW has become a bottleneck restricting the increase in processor frequency and scale. Based on the analysis on the characteristics of the application and 5 defined communication models， a variety of partial-connected architectures for fully-distributed VLIW were presented. The difference between partial-connected and full-connected architectures was analyzed and the related compilation modulation was accomplished， especially function unit designation and communication scheduling. Model analysis and experimental data show that， compared with full-connected architecture， partial-connected architecture can substantially reduce area and power consumption and resource overhead， and gain considerable scalability， while program performance is slightly lower. 　　Key words： VLIW； full-connected； partial-connected； scalability 　　应用的极度膨胀对计算性能的追求是永无止境的，也推进了嵌入式技术的高速发展.但近年来，VLSI技术进入纳米级工艺时，继续缩小器件尺寸遇到了前所未有的阻力.另外，由于亚阈值电流影响[1]，过去几十年用于实现“立方”能量缩放（每器件的能量按器件基本特征尺寸减少的三次方缩减）不变的现场缩放方法也走到了终点.此外，线资源愈趋昂贵，在0.13 nm工艺下，将一个64位数据在片上全局传输的功耗是执行一个64位浮点操作功耗的20倍[2].能效方面，典型嵌入式应用的需求开始突破100 Mops/mW，甚至达到1 000 Mops/mW.总的来说，在现代VLSI技术下，计算单元相对廉价而计算单元之间的通讯较昂贵，同时整个芯片面临着严重的功耗问题，在设计处理器体系结构时，必须加以仔细而慎重的考虑. 　　超长指令字（VLIW）技术通过编译来开发指令级并行（ILP），使得硬件实现非常简单，是一种公认的高性能、低功耗的体系结构技术，在现代高性能嵌入式处理器中得到了广泛应用[3-5].典型VLIW含有大量的功能单元，需要