星用抗辐照功率VDMOS器件的SEB和SEGR研究.pdfVIP

星用抗辐照功率VDMOS器件的 SEB和SEGR研究 刘刚，蔡小五，陆江，王立新，韩郑生，夏洋 (中国科学院微电子研究所，北京100029) 摘要：对国产抗辐照VDMOS铜源辐照试验结果和制作工艺做了分析，深入研究了SEB和SEGR 的机理，给出了大功率MOSFE-T抗单粒子辐照的加固方法，为新卫星电源分系统的可靠性研究打 下良好基础。 关键词： 功率VDMOS；单粒子烧毁；单粒子栅穿；辐照效应 1引言 随着我国的航天事业的发展，一些新型的GEO卫星采用了100V高压母线的太阳能电池阵。出于对卫 星电源进行控制和调节的目的，在新卫星的电源分系统中，不可避免地需要使用一些大功率MOSFET。由 于采用了高压的一次电源母线，这些器件相应地具有较高工作电压，当它们遭受空间高能质子或重离子的 轰击时，发生单粒子烧毁和单粒子栅击穿效应的可能性，比采用低电压一次母线的情况大大提升了。在以 往低电压电源母线卫星上，对SEB和SEGR的研究需求较弱，基本上只开展了初步研究。而在目前我国卫 星已开始采用高压电源母线的形势下，迫切需要全面、深入的开展SEB和SEGR的机理、试验、加固设计、 评估等多方面的研究¨。 机理，给出了大功率MOSFET抗单粒子辐照的加固方法。试验所用器件为中国科学院微电子研究所生产 的抗辐照VDMOS(100V和200V两种器件)，辐射源为航天五院510所锎源。 2单粒子烧毁(SEB)和单粒子栅ff(SEGR)机制 功率器件VDMOS开启时工作在大电流下，关闭时可以承受大电压。空间辐射环境的重离子引起的丝 流驱动寄生的BJT工作，固有的寄生BJT的反馈机制决定了寄生BJT瞬态电流不断增加，直至器件烧毁。 如图1MOSFEr的源区、体区及漏区分别构成了BJT的发射极、基极和收集极。因为在工艺上源区、体区 共用金属化电极，形成基极一发射极短路。所以在VDMOS正常工作时，寄生的BJT是关闭的【2】。 当空间重离子入射到VDMOS器件，沿着粒子径迹产生大量电子空缺对，形成电离的等离子体丝流， 在飘移和扩散效应双重作用下，该等离子体丝流形成的瞬发电流的一部分是空穴通过横向基区进入源区； 另一部分电子i恿过横向基区流向收集极。当瞬发电流在pp+体硅片电阻上的压降增加到一定值时，使叶pnn+ 构成的寄生BJT导通，负反馈作用使源一漏短路，导致器件发生SEB。而在单粒子打击后，电子向漏极集 中，空穴向源极集中，界面中存在的空穴使栅下的局部区域出现比较大的电场，这个电场超过击穿电场， 导致栅损坏这种现象称作SF_：GRl61。 774 一二b斑圜f‰ ￡，_／a煞、-与』： l…、、 HIVDMOS的削面结梅＆SEE和SEGR位置示意刚 3锎源模拟SEB和SEGR实验 和中国科学B。微电子研究所的抗辐照功率MOSFET 室验过程中，用示波器和多个不同类型的试验样品．反复骑证了功率MOSFET器件在一定条件下发生单 粒子烧毁的特性。 将宴验样品置于真空室内，使用锎源裂变碎片进行辐j!{c，选特定的栅_源电压VGS在以后辐照j立程中 保持不变。逐渐增大VDS，当VDS增加到其l临界值时，测试系统和示波器部可以观察到明显的单粒子烧 毁(SEEIl现象。进不同的栅埔电压VGS，是为了考核器什的抗SEGR水平。栅．源之间加负电压，产生一 个内建势；在次电势场的作用下，辐射产牛的空穴就更容易积聚到器件的栅界面，随帖子注量增加积聚的 电荷也增加，达到栅烧毁的临界点及发7ESF弼R14。。 4实验结果分析 由表1数据可以分忻得到中科院微电r所h忸062的抗SEB能力和围卅产品能力相当，结合T艺得出 在不影响器件正常工作的条件下，改变器件工艺参数，如降低发射区掺自}浓度．增加基区宽度，减少载流 子寿命，选择适当的T艺温度，部可以改善器件抗SEB的能山。 表1鬣定电压00吖器件锎潆畦噎结果 刚2数据表明，实验的抗辐照功率MOSFET，其抗SEGR能力明显优于国外同类产品．结台j二艺得出， 改善器件的栅界厕质量，不但可咀提高器件的抗Y总剂量能力，还可以提高器件的抗SEGR能力。严格控 制栅氧制备工艺，选