一种并行构架地数字存储示波器研究.pdfVIP

第29卷第4期增刊 仪 器 仪 表 学 报 、，01．29No．4 2008年4月 ChineseJoumalofScienti6cInstrument A pr．2008 一种并行构架的数字存储示波器研究宰 叶艽 曾浩 蒋俊 (电子科技大学自动化工程学院成都6l0054) 摘要 为了提高了数字存储示波器测试瞬态偶发事件的概率，本文论述了一种将并行协处理结构应用于数字存储示波器 中，实现高达loo，Ooowf．m弧快速波形捕获率的方法。重点阐述了并行协处理结构的原理及其设计方法、实验结果的对比等。 关键词并行协处理 波形捕获率 数字存储示波器 Researchonthe WithaPara¨elst¨cture DigitalstorageOscⅢoscope Yre Hao Jun PengZeng Jiang Science tUn№rs渺巧Electmnic Abst阳ctlnordertoenhancethewaVeform 0ccasionalin acquiringprobabiI时forsignaldigitalstorage amethodof waVefomratewitha to oscilloscope，thispaperPresents hi曲一speed acquire paraIlelstTlJcture印plied the canbeofl 00，000、V矗11s／s．Theand digitalstorageoscilloscope，which principle the tothe心sultsof arediscussedinthisanicleindetail． logicdesign，硼dcompare experiment words waVef．onnrate Key parallelcoprocessor acquh digitalSto吼geoscⅢoscope 1％。因此，在盲区时间内将会漏掉99％波形细节， 1 引言 使测试效率大大降低，无法满足实时测试应用需 求。 随着数字信号处理技术的发展，基于高速取样 本文详细提出了一种波形并行协处理的方法， 时域信号分析方面技术的研究越来越深入，数字化 设计波形捕获率最高可达loo。000wfmS／s，以大大提 时域测试仪器也得剑了迅猛发展，数字存储示波器 高数字存储示波器的测试效率。 作为一种最典利时域测试仪器，得到了广泛应用。 波形捕获率是评价数字存储示波器性能优劣 的重要指标之一。波形捕获率是指采样时间占总观 测时间的比例，波形捕获率不足将使多数瞬态偶发 信号无法发现，信号抖动分析及眼图分析更无从谈 起。它取决于数字存储示波器体系架构、采样数据 流的缓存与管理、波形重建与波形显示方法等因 图l传统数字存储示波器结构 素。1 如图l，传统的数字存储示波器通常采用一种 2 系统组成及工作原理 串行的处理结构，采样的数据从内存传送剑微处理 器系统，经微处理器处理、计算参数，最终送达显