软件无线电中抽取滤波器的研究与FPGA实现.pdfVIP

维普资讯 电子科技 2006年第 7期 (总第202期 ) 软件无线电中抽取滤波器的研究与FPGA实现 刘瀛祺，金力军，陈吉锋 (西安电子科技大学 综合业务网国家重点实验室，陕西 西安 710071) 摘 要 简述软件无线电中抽取滤波器的原理与结构，分析并比较 了多种抽取滤波器的性能，最后给 出了在 FPGA中的最佳实现方法。 关键词 抽取滤波器；软件无线电；FPGA；DA算法；CIC滤波器；ISOP滤波器 中图分类号 TN92-TP31 FPGA RealizationoftheDecimationFilter inSoftwareRadio LiuYingqi，JinLijun，ChenJifeng (NationalKeyLab．OfIntegratesServicesNetworks，XidianUniversity,Xian710071，China) Abstract Thispaperintroducestheprinciplenad structureofdecimation filterinsoftwareradio，naalyzesnad compraestheperformnacesofvariousdecimationfilters．na dfinally,discussestheoptimalrealizationinFPGA． Keywords decimationfilter；softwraeradio；FPGA；thedistributedalgorithm ；CIC filter；ISOPfilter 1 引 言 的。因为抽取器的数据流速率较高，用软件实现时， 对DSP处理速率要求较高，所以适合采用FPGA实 在软件无线电中，为了改善中频数字化体制对 现，以充分利用FPGA的并行特点。 信号环境的适应性和可扩展性，可以通过增加中频 带宽 的方法达到 目的，与之相应的采样频率也大 2 抽取器的原理与结构 大提高uJ。例如当日取 20MHz(含保护间隔)时， 当信号的数据量太大时，为了减少数据量以便 将达到40MHz。但是随着采样速率的提高带来的 于处理和计算，把抽样数据每隔D—1个取一个， 另外一个问题就是采样后的数据流速率很高，导致 这里D是一个整数 。这样的抽取称为整数倍抽取， 后续的信号处理速度跟不上，特别是对有些同步解 D称为抽取因子 (限于篇幅，本文中只讨论整数倍 调算法，如果其数据吞吐率太高是很难满足实时性 抽取器)。 要求的，所以很有必要对A／D后的数据流进行降速 处理。同时一个实际的无线电通信信号带宽一般为 例如模拟信号x(t)的抽样信号为 (，2l)，其抽 几十千赫兹到几百千赫兹，实际对单信号采样时所 样周期为 ，进行 D 倍抽取后所得的新信号为 需的采样速率是不高的，所以对这种窄带信号的采 Y(n2T2)，其抽样周期为 ， 和 满足如下关系： 样数据流进行降速处理或者二次采样是完全可能 = D (1)