特大规模组合电路高速测试生成方法研究和实现.pdfVIP

特大规模组合电路高速测试生成方法的研究与实现+ 曾芷德 (国肺科技大学计算机幕 长沙4J0073， 摘要：本文针对特大规模组合电路和全扫描设计电路提出了～种高速测试生成方法。 该方法采f}j有限同溯测试模式产生方法生成测试码，采用13(机器字长)个测试码并行 的单故障传播方法模拟验证测试覆盖。测试生成与故障模拟为n对I紧耦台集成方式。 该方法运行10个Benchmark电路，取得了低测试长度、高故障覆盖、高效率的良好效 ’ 果。 关键词：全扫描设计，有限同溯测试模式产生，n对1紧耦合集成方式，测试码并行， 单故障传播，特人规模组合电路。 1引言 组合电路的测试生成和故障模拟方法之所以具有普遍意义，是内为可用来解决全扫 描VLSI的测试数据产生。从八十年代中期以来。国内外学者就这一问题展开了广泛深 入的研究。研究集中在两方面：一是如何对组合电路确定性测试生成算法进行加速，二 是对组合电路如何使用新的快速故障模拟方法。前者以SOCRATEStll系统为代表。它在 FANl2】算法基础上对唯一敏化和反向隐含方法提出了有效改进。该系统对】0个 分析帛I实验数据论证了测试码并行、单故障传播的故障模拟方法对丁十万门量级的特大 规模全扫描电路_}{j随机码模拟的有效性。其它快速故障模拟方法H·”也给人们十分强烈 的信息：组合电路随机码故障模拟所需CPU时间仅为随机码数目和电路规模的线性增长 函数。而且前一条直线的斜率小于1。由此看来，超人规模和特人规模全扫描设计的测 试数据产生问题用随机码的快速故障模拟似乎已经解决了。但是，从应用角度看，留F 了两个必须解决的难题：一是随机码序列太长，一是有些对随机码不敏感的电路，故障 覆盖率难以满足要求。 关丁测试序列数据K度，任何一家集成电路制造商都有严格限制。例如，有的只允 许16+16K，即16个测试数据模块(含功能测试和各类参数测试)，每个模块数据最多 允许16K，也就是允许加16K个测试时钟。j{《{此推算，对丁一个扫描链疑度为100的全 扫描设计，测试码长度最人只允许2K左右。显然，随机码模拟很难提供如此短的测试数 』个电路长达500t(以上。如此长的测试数据是无法用的。要想生成长度符合实埘要求 的测试码．人约只能借助确定性测试生成筇法的优势，舍此恐难找更有效的测试数据压 缩方法。至丁对随机码不敏感的电路．!JlIJ更得靠确定性测试生成方法提高故障覆盖率。 但是，对丁超人规模和特人规模组合电路，采Ⅲ确定性算法生成测试也有一：个难题： 困客自然科学皋合资助顺H 35 一是测试生成时间复杂性的NP完全性凼扰，二是测试生成和故障模拟传统的1对1紧 耦台集成J了-℃使得测试生成系统无法有效地埘测试码并行、单故障传播的快速故障模拟 方法。 为了对付上面提剑的难题．本文对特人规模组合电路提出了一种新的测试生成方 法：采州有限【亓l溯测试模式产生方法生成测试码，一次生成k个测试码，再配上n-k随 机码(n为机器字K，k≤n)，然后进行n个测试码并行的单故障传播，以验证故障覆 盖。当从目标故障表中删除被检测的故障之后重复上述过程，直到故障覆盖率满足要求 或者目标故障表被扫描一遍为Ir。我们在ATGTA系统㈨中实现了此方法，形成了组合电 路测试生成系统ATGTA一1。该系统较人地提高了ATGTA系统对组台也路的处理效率。 ATGTA～l能商效率地为10个Benchmark电路产生高故障覆盖率的测试集，测试集长度 完全满足实用要求。 2有限回溯测试模式产生方法FBIPG 理论上已经证明，火规模电路测试生成的时间复杂性一般是NP完全性问题l】，对 组合电路的实验结果表明，测试生成时间随电路规模的增人犟平方至立方的指数增K关 系l|l。由此看来，现有的组合电路确定性测试生成算法将无力处理特人规模(十万门量 级)电路。例如SOCRATES系统，对四千fj规模的电路C7552生成测试集(不含故障模 拟)需APPL0DN3000的CPU时间4分钟，若按最低的指数复杂性0(2“)(N为表征电 路规模的参数，例如等效门数或线数)估计，为十万门的组合电路生成测试集将需要人 约八年时间。即使按多项式复杂性0(N3)估计，也需要四十四天时间。二二者都是实用 无法接