让部分重新配置流程的使用更方便.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
让部分重新配置流程的使用更方便.pdf

Online Www.S§nl 在线座谈 OnlineSeminar 是中电网于2000年推出的创新服务,通过 “视 频演示+专家解说+在线问答”三位一体相结合的形式,充分发挥网络平台的便 捷性。实现了先进半导体技术提供商与系统设计工程师的实时互动交流 ,其形式 和 内容都广受 电子行业工程师的好评 。本刊每期将挑选一些精华 内容整理成文, 以飨读者。欲了解更多、更详细的内容,敬请登录http://seminar.eccn.com。 让部分重新配置流程的使用更方便 Easierto UsePartialReconfiguration ■Altera公司 是否曾觉得有必要克服种种困难 来使用部分重新配置功能呢?现在, 有一种使用方便的精细粒度部分重新 配置方法,它降低了成本和功耗,延 长了系统工作时间。而且,不需要理 解复杂的FPGA体系结构就能够进一 步提高器件的密度使用率。 部分重新配置 什么是部分重新配置功能?部分 重新配置功能是指能够重新配置部分 设计,而其他部分仍然正常运行。它 图1OTN复用转发器 很适用于有很多设计组成而且这些组 片 FPGA中放置不同时工作的两个设 度部分重新配置方法。采用这个方法, 成不同时工作的设计。考虑到这一定 计部分,不如放置一部分,在可接受 您不需要知道复杂的FPGA体系结构 义,很明显,部分重新配置功能具有 的停机时间内,切换到另一部分。部 您可以发挥部分重新配置功能的优势 低成本优势。 分重新配置功能可以关断不工作的部 进一步提高器件的密度利用率。 部分重耘配置的特点 分器件,以满足低功耗要求。对器件 编程以适应别的设计部分时,器件其 应用实 部分重新配置功能的优点在于它 他部分仍然在工作,因此,延长了系 应用的某些设备实例包括OTI 增强了效能,提高了灵活性。部分重 统工作时间。 复用转发器和软件无线电。 新配置功能的定义就表明了它能够满 Altera开发了使用方便的精细粒 传统上 ,OTN系统采用线路卡i 成本需求 ,这是因为,与其在一 世界电子元器件 2011.3gec.eccn.com 中电网 中电网l、cnaEG 在线座谈精华 OnlineSeminarHighlights 在这一流程中,只需要进行少量的改动 ,类似于对 LAB逻 士 ,I:,、:口 辑的改动,而设计的其他部分继续工作。 总之,部分重新配置是非常重要的特性,结合器件特 Qua~usII软件采用渐进式编译流程,重新使用设计 性和设计流程,具有很多优点。首先,通过资源重用或者 中这些模块 以前的编译结果,修改设计中其他模块,从而 使用更小的电路板 ,降低了成本。其次,获得更低的功耗, 缩短了编译时间,保留了设计模块的性能。 能够关断部分设计。最后,可以重新配置部分器件,而系 渐进式编译是一种通用方法,支持您使用 自上而下、 统其他部分正常运行。 自下而上或者基于团队的设计方法来开发设计。它也支 更 多详 细 内容,敬 请 浏览 :http:,/seminaeccn. 持 Synopsys的 SynplifyPro以 及 MentorGraphics的 com /101125/tindex.asp Precision等合作伙伴工具。 在Qua~uslI软件中还有很多其他工具 ,开发我们的 问答选编 部分重新配置方法。比如,LogicLock能够在某些模块中 加入位置约束,控制模块布局。TimeQuest是可以支持 SDC语言的ASIC类时序分析工具,利用这一功能,可以 问 :Quartusll设计软件的渐进式编译设计流程在设计上有 移植现有ASIC时序约束,或者使用SDC语言功能来约束 什么优势 设计,从而高效地实现时序逼近。Qua~usl1支持多个处理 答:有利于设计更新和团队同时进行开发。 器的FPGA布局布线工具,支持在不同的处理器上并行编 问:建议直接使用Q II编译HDL源码,还是使用第三方 译设计,从而缩短了编译时间。 EDA工具先把 HDL源码编译为 cdf后,再使用 Q ll Qua~usll的增强功能有很多。Qua~usII软件能够开 工具编译 发不同的修订版本,建立不同的设计环境 ,用于部分重新 答:可以使用QuartusII的综合工具,也可以使用第三方的 配置功能。通过行为模型提供验证功能,仿真重新配置不 综合工具。 同环境的过程。Qua~usII软件提供增强浙进式编译功能, 问 :Altera芯片中配置位流 的存储 区域有怎样 的抗 电磁脉 从而支持多个修改版本之间的设计保留。并行编译不同的 冲干扰的设计1157 修订版本,缩短编译时间。TimeQuest时序分析器工具中 的新功能可以在多个修订版本之间进行时序分析。还有就 答:针对sEu的情况,可以对CRAM区域进行CR

文档评论(0)

kfigrmnm + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档