微机原理与接口技术v资料.ppt

⑶全译码 全译码：所有的系统地址线均参与对存储单元的译码寻址，包括 片内译码：低位地址线对芯片内各存储单元的译码寻址 片选译码：高位地址线对存储芯片的译码寻址 采用全译码，每个存储单元的地址都是唯一的，不存在地址重叠 译码电路可能比较复杂、连线也较多 全译码示例 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12 ~ A0 A19A18A17A16A15A14 A13 A19 A18 A17 IO/M A15 A14 A13 A16 C B A G3 138 2764 A12～A0 CE Y6 G2 G1 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系： 地址空间的选择（例如接系统的IO/M*信号） 高位地址的译码选择 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用 存储芯片的读写控制 芯片OE*与系统的读命令线相连 当芯片被选中、且读命令有效时， 存储芯片将数据送到数据总线 芯片WE*与系统的写命令线相连 当芯片被选中、且写命令有效时， 允许将总线上的数据写入存储芯片指定单元 存储器与CPU连接基本步骤 ①选择合适的芯片，计算所需要芯片的数量 ②确定分组及每组的芯片数 ③画出地址分配图/表 ④确定片选、字选(低位地址线)所需要的地址线 ⑤画出片选译码电路 ⑥画出存储器与AB的接口连线图 ⑦画出存储器与DB的接口连线图 ⑧画出存储器与CB的接口连线图 例题1 为某8位机（地址总线为20位）设计一个容量为4KB RAM，若用2114芯片组成，地址范围为12000H~12FFFH,使用74LS138译码器译码，请画出连接图。 ①计算芯片数目 2114:（4K×8）/（1K×4）＝8 ②分组 2114: 每组8/4=2块芯片，容量为1K×8 共需要4组 地址分配图并确定地址译码线 A19A18A17A16 A15A14A13A12 A11A10 A9A8 A7A6A5A4 A3A2A1A0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 片选译码电路 C B A G3 G1 G2 Y3 A12 A11 A10 ≥1 A16 A13 IO/M A14 A15 A17 A18 A19 Y1 Y2 Y0 74LS138 12000H～123FFH 12400H～127FFH 12800H～12BFFH 12C00H～12FFFH 完整电路图 D4 – D7 A0 － A9 IO1 －IO4 CS WE 2114 A0 － A9 IO1 －IO4 CS WE 2114 A0 － A9 IO1 －IO4 CS WE 2114 A0 － A9 IO1 －IO4 CS WE 2114 A0 － A9 IO1 －IO4 CS WE 2114 A0 － A9 IO1 －IO4 CS WE 2114 D0 – D7 WR A0－A9 D0 – D3 D0 – D3 D0 – D3 D0 – D3 D4 – D7 D4 – D7 D4 – D7 C B A G3 G1 G2 Y3 A12 A11 A10 ≥1 A16 A13 IO/M A14 A15 A17 A18 A19 Y1 Y2 Y0 A0