基于电路系统接地技术的研究.docVIP

基于电路系统接地技术的研究 　　摘 要：接地在电路设计起到关键性的作用，接地处理的好坏与电子产品在使用过程中产生的问题密切相关，并且直接影响到电子产品的使用性能。该文将对几种接地方法进行介绍和分析，旨在减少接地因素对电路设计的影响。 　　关键词：电路系统 接地技术 研究 　　中图分类号：TM862 文献标识码：A 文章编号：1672-3791（2015）05（a）-0035-01 　　保持接地平面的低阻抗和大面积，是目前所有的电路设计中的必要条件。接地平面除了是高频电流的低阻返回路径外，还能够将EMI/RFI辐射降到最低。另外，接地平面具备的屏蔽作用能够降低电路对外部EMI/RFI的敏感度。接地技术的引进，是保护电力和电子系统不受雷击等因素影响而采取的保护措施，其目的就是保护电路使用的有效性，减少对电路设计造成的影响。 　　1 接地方法之多卡板系统接地 　　利用另外一块PCB作为背板对卡板之间进行连接，来提供一个连续的地平面到母板，是在多个板卡的系统里能够将接地阻抗降到最低的最好办法之一[1]。PCB的连接器上的引脚应该在背板母板上连接到地平面，其中用于接地的引脚不低于总数的30%～40%。在完整的系统接地构架里面，存在两种可能，一种是通过一定数量的引脚将背板接地平面和机壳地面之间进行连接；另一种是将接地地面与一个单一系统的“星形地”的接点进行连接。 　　以上提到的第一种方法经常使用在频率很高和返回电流相对恒定的地方，PCB板卡背板与机壳连接间可能出现问题的关键是与金属机壳之间连接的良好程度，所以在连接时需要使用金属自攻螺钉或者将垫圈夹紧。由于经过阳极化处理后的铝板表面发挥绝缘体的作用，所以在使用这样的铝板作为地板材料时要特别注意它的绝缘作用对电路的影响。第二种方法经常使用在含有大量数字电路的高速体统中。通常情况下，模拟器件和数字器件有各自独立的地平面，这是为了将敏感的模拟器件和噪声的数字器件进行物理隔离。当PCB 上同时存在模拟电路和数字电路时，就需要使用两个独立的地平面。为了将两者之间的电容耦合降低，要注意将地平面相互分开，不能覆盖在一起。相互分离的模拟地平面和数字地平面连接在背板上时，既可以使用母板地平面，也可以使用“接地屏”，即由连接器之间引脚之间等一系列相互的连线组成的平面。 　　2 接地方法之混合信号系统接地 　　模拟地是敏感模拟器件参考和去耦的根据，其他混合信号集成电路比如ADC和DAC也应该根据模拟器件进行考虑，在模拟地平面上接地和去耦。由于一个转化器上同时存在模拟接口和数字接口，所以经常会出现一些互相矛盾的情况。不管是ADC还是DAC，其电路内部同时存在模拟电路和数字电路，所以它们的接地脚一般情况下是分开的，这样做的目的是为了避免数字信号耦合到模拟电路中。然而，电路设计者通常不可能做到去除芯片上的焊盘到封装引脚之间的的电感和电阻。如果迅速改变数字电流在某点产生的电压，数字信号通常就会通过寄生电容耦合到模拟电路中。除此之外，在集成电路封装的每一个引脚之间都存在0.2pF左右的寄生电容，并且集成电路设计人员在考虑芯片的使用性能时并不把引脚的问题包含在考虑之中[2]。由此可见，数字信号很难不耦合到模拟电路当中。因此为了阻止耦合的深化，应该用最小的引线长度在外部将AGND和DGND脚连在一起，再与模拟地平面连接。在进行DGND连接的过程中，所有的外部抗阻都会造成数字噪点，然后通过寄生电容在模拟电路中耦合数字信号。集成电路的“DGND”脚应该与IC的数字地进行连接，但是并不是说这些脚连接的地方必须是系统的数字地。 　　3 接地方法之取样时钟电路接地 　　在设计取样时钟电路时，相位噪声是系统信噪比（SNR）退化的关键因素。ADC的时钟取样使用的是低相位晶体振荡器，由于取样时钟通过抖动对输入信号进行调制，因此增加了失真和噪声基地。应该将取样时钟发生器与产生噪声的数字电路进行隔离，并且在模拟地平面上接地和退耦。 　　在分离接地系统中，最理想的状态是把取样时钟发生器参考到模拟地平面上，但是系统在系统的限制下，这样理想的情况并不常有。通常在大多数情况下，由频率更高的多用途系统时钟驱动取样时钟，并且这个系统时钟产生于数字接地平面。如果该系统从原来的数字地平面到模拟地平能够到达ADC，在两个平面上产生噪声就会全部加到这个时钟上，进而产生大量的抖动，抖动作用在信噪比上，使其降低，最终产生谐波，造成一定的不良影响。出现此类情况时，通常使用一个小型RF变压器或者一对高速差动驱动器和接收器对取样时钟信号进行传播输送。为了将相位抖动减少，应采用ECL电路下的驱动器和接收器。另外，原主要的系统时钟必须产生于一个低相噪晶体振荡器。 　　4 接地方法之PCB接地 　　为了减小串联电感，在设计PCB布线时集成电路全