数电课件3讲解.ppt

* * [练习] 写出图中所示各个门电路输出端的逻辑表达式。 TTL CMOS A 100? 100k? = 1 A 100? 100k? = 1 = 1 ≥1 A 100? 100k? ≥1 A 100? 100k? = 0 * * [练习] 写出图中所示各个门电路输出端的逻辑表达式。 TTL CMOS =1 A 100? 100k? =1 A 100? 100k? A 悬空 A 悬空 不允许 * * 例（T2.4.1）为什么说TTL与非门的输入端在以下4种接法下都属于逻辑0：（1）输入端接地；（2）输入端接低于 0.8V 的电源；（3）输入端接同类与非门的输出低电平 0.2 V；（4）输入端通过500Ω的电阻接地。 解： 因为逻辑0 表示低电平，而 ⑴ ⑵ ⑶的电压都属于TTL与非门的输入低电平UIL，所以这3种接法都属于逻辑0。 （4）因为 Ri = 500Ω＜Roff ,所以uI 属于逻辑0 。 例（T2.4.1）为什么说TTL与非门的输入端在以下4种接法下都属于逻辑1： （1）输入端悬空；（2）输入端接高于 2 V 的电源；（3）输入端接同类与非门的输出高电平 3.6 V；（4）输入端通过10KΩ的电阻接地。 解： 因为逻辑1 表示高电平，而 ⑴ ⑵ ⑶的电压都属于TTL与非门的输入高电平UIH，所以这3种接法都属于逻辑1。 （4）因为 Ri = 10KΩ ＞Ron ,所以uI 属于逻辑1 。 * * 五、TTL与CMOS的区别 1.电平： TTL： 输出 L： 0.4V ； H：2.4V 输入 L： 0.8V ； H：2.0V 噪声容限是0.4V CMOS： 高电平电压接近于电源电压， 低电平电压接近于0V，噪声容限很大 因为TTL和COMS的高低电平的值不一样，所以互相连接时需要电平的转换：就是用两个电阻对电平分压 。 * * （2）CMOS是场效应管构成，是电压控制器件；TTL为双极晶体管构成，是电流控制器件； （3）CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差； （4）TTL电路的速度快，传输延迟时间短，为5-10ns，但是功耗大，COMS电路的速度慢，传输延迟时间长，为25-50ns，但功耗低； （5）CMOS比TTL驱动能力强。 * * 作业： P84 2.4.4 P86 2.9.3 * * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 备注 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * * 补充：TTL与非门的输入负载特性 VCC T1 L Rb1 Rc2 Rc4 Re2 T2 T4 T3 (5V) Ri uI 2 1 0 2 4 6 uI /V Ri /KΩ 输入负载特性 1.2 阈值电压UT （1）Ron — 开门电阻（2.5 k?） 保证TTL与非门导通，输出为标准低电平时，所允许的Ri的最小值。 即： ，输入为高电平 （2） Roff — 关门电阻（ 0.8 k?） 即：当 Ri 为 0 .8 k? 以下电阻时 , 输入端相当于低电平。 保证TTL与非门关闭，输出为标准高电平时，所允许的Ri的最大值。 * * 练习：图（a）电路为TTL电路，写出逻辑代数式，列真值表，并对照图 （b）输入波形画出输出波形。 ≥1 Y =1 ＆ A B C 20KΩ 图（a） A B C Y 图（b） * * 解： （1） （2） 列真值表 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 1 1 A B C Y （3） 画波形图 * * 二、 TTL或非门 2、若A、B中有一个为高电平: 1、若A、B均为低电平: T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。 T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。 逻辑表达式 * * 3.2.5集电极开路门（OC门）和三态门 1、 问题的提出 标准TTL与非门进行与运算: A B E F C D G 1 A B E F C D G 能否“线与”？ （Open