8可编程逻辑器件探讨.ppt

上图为GAL16V8结构控制字的组成，其中n是代表OLMC的编号，这个编号与每个OLMC连接的引脚号码一致。 或门中有8个来自与阵列的输入端，这样，在或门的输出端能产生不超过8项的与或逻辑函数。 OLMC的5种工作模式 P423 SYN AC0 AC1 n XOR n 工作模式 输出极性 1 0 1 X 专用输入 1 0 0 0/1 专用组合输出 0-低有效 1-高有效 1 1 1 0/1 反馈组合输出 0-低有效 1-高有效 0 1 1 0/1 时序电路中的组合输出 0-低有效 1-高有效 0 1 0 0/1 寄存器 输出 0-低有效 1-高有效 5种工作模式简化电路P424 8.4.3 GAL的输入特性和输出特性 输入缓冲电路，是一种较为理想的高输入阻抗器件，在正常的输入电压范围内，输入端漏电流不超过10uA。 输出缓冲电路采用单一类型的N沟道增强性MOS管，不会出现CMOS电路的锁定效应，输出具有“软开关特性”。 8.5 可擦除的可编程逻辑器件EPLD EPLD是继PAL和GAL之后推出的可编程逻辑器件，采用CMOS和UVEPROM工艺制作，集成度比较高，属于高密度PLD。 特点：CMOS工艺，低功耗、高噪声容限 使用UVPROM工艺，集成度高，造价便宜 输出部分采用可编程的输出逻辑宏单元OLMC，增加了预置数和异步置零功能。 8.6 FPGA现场可编程门阵列8.6.1 FPGA的基本结构 高密度PLD 由三种可编程单元和用于存放编程数据的静态存储器组成。 输入/输出模块 可编程逻辑模块 互联资源IR 静态存储单元由两个CMOS反相器和一个控制管T组成，停电后不能数据保存，是一个CMOS工艺的静态随机存储器SRAM结构，具有数据的易失性，须将数据存放在一片E2PROM中。 FPGA的IOB除了几个个别的引脚外，大部分引脚都与可编程的IOB相连，均可根据需要设置成输入端或输出端。 FPGA的CLB包含组合逻辑电路和存储电路，可设置成规模不大的组合逻辑电路或时序逻辑电路，通过编程可以产生任何形式的四变量组合逻辑函数。 FPGA的IR为了能将CLB和IOB连结成各种复杂的系统，在布线区布置了各种丰富的连线资源。包括金属线、开关矩阵SM和可编程连接点PIP。 8.7 PLD的编程 PLD的编程工作必须在开发系统的支持下完成。 包括软件和硬件两部分。 开发系统软件是指PLD专用的编程语言和相应的汇编程序或编译程序。分为汇编型、编译型和原理图收集型三种。 目前开发系统软件向集成化发展。 开发系统硬件部分包括计算机和编程器。编程器是对PLD进行写入和擦除的专用装置。 8.8 在系统可编程逻辑器件ISP-PLD(Lattice公司为例) FPGA的下载虽然可以在系统进行，但给FPGA进行配置的E2PROM在编程时仍然不能离开编程器。 ISP-PLD采用E2CMOS工艺制作，编程数据写入E2PROM的存储单元后，掉电后数据不会丢失，克服了FPGA中数据易失的缺点。 按集成度分为 低密度ISP-PLD 高密度ISP-PLD 低密度ISP-PLD在GAL电路的基础上加进了写入/擦除控制电路形成。 高密度ISP-PLD 电路构成复杂，功能强。 这种结构形式也被称作CPLD。 举例：ispLSI1032 具有32个通用逻辑模块GLB，64个输入输出单元IOC，可编程内部连线和编程控制电路。 ISP的编程ISP功能提高设计和应用的灵活性 减少对器件的触摸和损伤 不计较器件的封装形式 允许一般的存储 样机制造方便 支持生产和测试流程中的修改 允许现场硬件升级 迅速方便地提升功能 未编程前先焊接安装 系统内编程--ISP 在系统现场重编程修改 FPGA/CPLD产品概述 1 Lattice公司CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2000E/2000VL/200VE系列 ispLSI5000V系列 ispLSI 8000/8000V系列 2. ispLSI器件的结构与特点: 采用UltraMOS工艺。 系统可编程功能。 边界扫描测试功能。 加密功能。 短路保护功能。 2 Xilinx公司的FPGA和CPLD器件系列 1. Virtex E系列FPGA 2. SpartanⅡ器件系列 3. XC9500系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核 3 Altera公司FPGA和CPLD器件系列 1. Stratix 系列FPGA 2. APEX系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Alter