第六章计数器和寄存器.ppt

6.4 ?计数器 作用: 累计输入的脉冲个数。也可用于分频、定时、产生节拍脉冲等。 基本结构: 由触发器和门电路组合而成。 分类: 按数值增减趋势（递增/减/可逆）,计数进制（二进制计数器/M进制计数器），时钟脉冲输入方式 (同/异步)等分类。 基本要求： 掌握各类计数器分析方法及集成计数器的应用。 一 . 二进制计数器 1.异步二进制计数器 加法计数规律 计数之前输出全为0； 最低位触发器在每来一个CP翻转一次； 低位触发器由1→0时,相邻高位触发器状态发生变化。 总的律:当本位触发器的输出状态下跳时(1 → 0),相邻位触发器发生翻转。 状态图 注意:考虑各触发器的传输延迟时间时，如图中虚线波形，对n位的二进制异步计数器来说，当n个触发器都翻转稳定需要经历的最长时间是ntpd，因此计数脉冲的最小周期T=ntpd。 2．同步二进制计数器 同步计数器的特点是，当时钟脉冲到来时，各触发器同时翻转。 加法计数器的另一规律：最低位Q0每来一个钟脉冲翻转一次，而其它位在所有低位为1时，再来一个时钟脉冲翻转一次。由此可推出由JK触发器组成计数器电路的驱动方程： J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 波形图 考虑触发器的传输延迟时间tpd，如图中虚线波形。由波形图可知，在同步计数器中，所有触发器的翻转都比计数脉冲CP的作用时间滞后一个tpd，因此其工作速度一般要比异步计数器高。 若构成3位二进制同步减法计数器，驱动方程如何？ J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 3. 任意进制计数器 由计数器的工作原理可知，其状态图都存在主循环回路，内含的状态个数称为模。如果循环回路中有M个状态，这样的时序电路称为模M计数器，或称为M进制计数器。例如上面讨论的三位二进制计数器，有8个状态循环，因而又可称为模8计数器，或8进制计数器。 对于n位的二进制计数器，需要n个触发器组成，共有2n=M 个计数状态。 对于非二进制计数器来说，当有效状态数N和所用触发器的位数n之间存在N M=2n关系时，必然存在M -N个多余状态，即无效状态(如例十进制计数器中的1010一1111六个状态)。 如果在实际工作中，由于某种原因(如干扰信号等)使计数器进入某一无效状态时，要求计数器能够自动地由无效状态返回到有效状态的循环中来，这就是说，要求设计的计数器具有自启动能力。 二 . 集成计数器1.74161计数器：是4位二进制同步加计数器。 四种工作方式： 异步清零：RD=O ，QDQCQBQA =0000，清零不受时钟控制。 同步并行置数 ：RD=1，LD=0，CP ↑， QDQCQBQA=DCBA。 计数 ：RD=LD=ET=EP=1 ，CP ↑，实现四位二进制计数 ，当QDQCQBQA=1111，进位输出RCO=ET·QD·QC·QB·QA =1。 保持 ：RD= LD=1，ET·EP=0 ，输出不变。若EP=0，ET=l， RCO不变，若ET=0， RCO=0。 应用 利用74161清零方式和置数方式可以实现模大于或小于芯片模数M的N进制计数器。 例1：利用清零方式，用74161构成九进制计数器。 解:N=9，而74161的M=16，因此必须设法跳过M-N=16-9=7个状态。利用与非门将输出端最后一个状态译码，产生清零信号，使计数器返回0000状态，实现九进制计数。 注意：74161计数器是异步清零，产生清零信号的状态时间极其短暂，因而，产生清零信号的状态不算计数器的状态。 例2：利用74161的置数方式，设计九进制计数器电路。 解：方法一：利用置数方式，舍掉计数序列最后几个状态，构成九进制计数器。 利用与非门对第九个输出状态1000译码，产生置数控制信号0并送至LD端，置数的输入数据为0000。这样，在下一个时钟脉冲正跳沿到达时，计数器置入0000状态，舍掉1001～1111七个状态，使计数器按九进制计数。 方法二：舍掉计数序列最前几个状态，构成九进制计数器。 从1111开始倒数，第9个状态是0111。所以利用与非门将进位信号RCO译码，送至LD端，置数输入为0111。 计数器从0111开始加1计数，当第8个时钟脉冲CP作用后电路到达1111状态，此时RCO=ET·QD·QC·QB·QA =1，LD=0，在第9个CP脉冲作用后，QDQCQBQA被置成0111状态，电路进入新的一轮计数周期。 实现模小于芯片模数M的N进制计数器 利用异步清零方式对第N+1个计数状态译码，产生清零信号。当计数到第N+1个状态时，RD=0，计数器回0，这样就舍掉了计数序列的最后M-N个状态，构成N进制计数器。 利用同步置数方式，若置数控