脉冲信号发生器的制作课程设计(一)信息工.docVIP

　　脉冲信号发生器的制作课程设计(一)信息工 设计内容及技术要求： 设计并制作一个信号发生器，具体要求如下： 能够输出1KHZ正弦波信号； 由该1KHZ脉冲信号产生100HZ脉冲信号； 由100HZ脉冲信号产生10KHZ脉冲信号； 脉冲信号发生器用220V/50HZ的工频交流电供电。 (注：直流电源部分仅完成设计即可，不需制作，用实验室稳压电源调试) 按照以上技术完成要求设计出电路，绘制电路图，对设计的电路用Multisim2001或OrCAD/PspiceAD9.2进行必要的仿真，仿真通过后购买元器件，用万用板焊接电路，然后对制作的电路完成调试，撰写设计报告，通过答辩。 课程设计总结报告要求: 题目 任务书 目录 概述（简要说明本设计的基本内容） 技术性能指标 分析技术要求，选择技术方案，确定原理方框图，分析工作原理 单元电路的设计（工作原理、元器件的选择、有关仿真波形和实测波形） 总电路原理图（图纸大小自定，但要符合标准，可手工绘制，亦可用相关CAD软件如Protel、Multisim、OrCAD/PspiceAD等绘制） 附录（元器件明细表、需要专门说明或论述的问题、nbsp; 从而可以得到原理方框图,概括如下所示: 方案的选择和确定 (一)正弦波的产生 信号发生电路因不需要外加输入信号就有稳定的输出信号称为自激振荡电路,要产生振荡必须同时满相位条件和幅值条件 正弦波的产生有多种方法(通过已学的知识和查阅相关的资料得出如下结论): DDFS数字频率合成 DDFS由相位累加器,正弦查找表,DAC和低通滤波器组成.参考时钟是一个稳定的晶振,相位累加器类似计数器,在每个时钟脉冲到来时,就输出一个相位增量即把频率控制字FSW的数据变成相位抽样来确定输出频率,相位增量随指令的不同而不同,用在数据寻址时,正弦查找表就把存储的值转换成正弦波幅度的数字量,DAC把数字量转换成模拟量低通滤波平滑并滤掉带外杂散后得到所需的波形 用FPGA实现只要在FPGA内建立一个正弦查找表,然后在外部时钟驱动下,读取正弦数据表中的数据,再送到高速DAC中进行数摸转换就可以得到正弦信号. 用简单的振荡电路 包括: LC振荡电路,RC振荡电路和石英晶振:LC和石英晶振电路产生的正弦信号频率较高。由于在本设计中,正弦信号的产生不是最终目的,只是其中一部分,而且要通过简单中小规模器件手工焊接实现.所以前两种方法虽然很好,但对于本设计不好实现.又因为要求得到的正弦信号频率为1HZ,不高,所以用RC振荡电路实现. (二)波形变换 此设计要将正弦波变为 同频方波,想到可以用施密特触发器或过零比较器实现,两种方法都比较好实现,由于本学期刚学完数电,希望在实践中用一下,所以选用施密特来实现.用555连成的如下图; (三)分频倍频 计数器的一个功能就是实现分频,本设计中要求实现十分频,可以选用十进制的计数器74LS160也可以用任意进制的计数器连成十进制的计数器.考虑到市场上160不好买且成本高,所以选用十六进制74LS161接成十进制来实现. （作文网zV时，用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器Ⅰ，因为需要锁相环系统中的中心频率f0等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10脚输出解调信号。当VDD为10V，R1为10kΩ，C1为100pF时，锁相环路的捕捉范围为±0.4kHz。解调器输出幅度取决于源跟随器外接电阻R3值的大小。 （转载自中国评价网.nseac.） 图5用CD4046与BCD加计数器CD4518构成的100倍频电路。刚开机时，f2可能不等于f1。假定f2lt;f1，此时相位比较器Ⅱ输UΨ为高电平，经滤波后Ud逐渐升高使VCO输出频率f2迅速上升，f2增大值至 f2=f1，如果此时 Ui滞后 U0，则相位比较器Ⅱ输出UΨ为低电平。UΨ经滤波后得到的Ud信号开始下降，f2/N=f1，并且f2与f1的相位差Δφ=0°，进这就迫使VCO对f2进行微调，最后达到入锁定状态。如果此后f1又发生变化，锁相环能再次捕获f1，使f2与f1相位锁定。 直流稳压电源电路 输出电压V0=1.25（1+Rp/R1）,改变Rp的阻值就可以改变输 出电压，输出电压范围为1.2V~3.7C2用于抑制高频干扰； C3作用是提高稳压电源纹质波抑制比，减少输出电压中的纹 波电压； C4防止电路自激振荡，VD5和VD6为保护二极管。 实验仿真 仿真的方法和原则： 仿真在Multisim2007环境中进行，先熟悉软件的环境和用法，然后按照事先设计好的接线图进行连线，按照模块化的思想，先实现