- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
adc向后流水线型发展无运算放大器的设计受到关注
触发器的输出(Q1,Q2, 要使用了触发器等数字电路。CMoS经常应用于半导体测试台内测试信
Q3,…)成为温度计代码。温度计 工艺的发展能缩小逆变器的延迟, 号的扭斜、延迟、周期变化,以及PLL
代码是指连续的“0”和连续的“1” 其结果,能提高用来检测被测信号 的设置时间测试等方面。
以某个点为界进行交替的代码构成 上升时间的精度。而且cMos工艺 为了测试芯片内的信号抖动,
方式。这种‘妒和“1”交替后的 的发展也可降低抖动的绝对值。 有人提出在芯片内设置Ⅱ)C。我们
输出(Q)表示被测信号的上升时 随着CMoS工艺的发展,芯片也正在研究用集成到芯片中的1DC
序。通过2进制码表示该Q值,将 内电源电压降低,元件偏差增大,传 测试∑△型ADC中的环路延迟的方
其转换成数字量输出。 统模拟电路的动作补偿会越来越难。 法。
在Ⅱ)C电路中,通常采用设置 但是,如果采用Ⅱ)C的设计方式,性 如果Ⅱ)C能满足A/D转换,就
能会随着(MoS工艺的发展而不断
DLL(delay-lockedloop),使逆变器 需要一个可以和它匹配的、能满足
30nm
延迟不受工艺、电源、温度变化的 提高。目前,已经出现了1 D,A转换的“将数字值转换成时间的
影响,能自动调整为固定值的结 电路”。具有较高时间精度的数字
CMoS工艺、时间精度为10ps的
构。另外,已经开发出了对各个逆 TDc。而且有人提出,按照图中所示酬在数字电源电路中也是一个非
变器延迟偏差进行校正的方法。采 的方式,通过改善电路,更精确地设 常重要的技术。
用这种方式,性能主要受到逆变器/ 置延迟时间,能得到更高的时间精 Ⅱ)C中,大部分由数字电路构
延迟电路抖动的影响。 度。 成,因此可以与CMoS工艺一起发
展,并将应用于更广范的领域。
实现10ps的时闻穰度 革芯片TDC也被提上日程
在这种方法中,大部分电路主 由于Ⅱ)C具有以上特点,因此
ADC向后流水线型发展
无运算放大器的设计受到关注
随着模拟电路的低电压化发 电路结构简单、容易降低功耗、采 也都相继得到解决。这些ADC在流
展,ADc的设计潮流也正在发生着取流水线工作易于实现高速化等优 水线型ADc实用化之前就已存在,
变化。性能不受运算放大器影响的 点,因此被广泛地应用于液晶/等 因此,日本东京工业大学研究生院
ADc或使用无运算放大器架构的离子电视、数码相机及wLAN等领理工学研究部电子物理工学系松泽
ADc越来越受青睐。较有代表性的域。但是,今后驱动电压低于1V 昭教授称之为“架构回归传统”。
D
有闪存型A c及逐次逼近型 时,这类ADc将被迫让位。 闪存型ADc在高集成度方面
ADc,∑△型ADc也比以前更受 发挥着巨大的威力。它将多个转换
关注。 架构圄翔传统 器(比较器)并联,将模拟输入信
以往,在经常用于}昆合信号 闪存型ADC和逐次逼近型号和参考信号进行比较。闪存型
ADc受到关注主要是因为随着工艺
soc、精度为8位~14位、最大采 ADc用一个动作就可以判断出信
的发展,高集成度及高速工作成为 号电平,非常适于实现高速化。但
样速率为100MsPs的ADc中,流
水线型ADc占据主流地位。它具有可能,以往被认为很难的技术问题 是,想要提高精度,就
您可能关注的文档
- 10Gbs光通信系统中EDC均衡器的性能研究 Study on the performance of EDC equalizers in 10Gbs optical communication system.pdf
- 10Gbs APD-TIA组件的最佳光接收灵敏度 The optimum optical-electronical gain and the optimum optical receiver sensitivity of 10 Gbs APD-TIA subassembly.pdf
- 10G EPON技术的研究与应用 The research and application of 10G EPON technology.pdf
- 10Gbsx12通道VCSEL驱动器阵列设计 10Gbsx12 channel VCSEL driver array technology.pdf
- 10G EPON的ONU硬件设计与实现 Design and implementation of 10Gigabit EPON ONU hardware.pdf
- 2.5Gbs SDHSONET通路终结芯片设计 Chip design for 2.5Gbs SDHSONET path terminator.pdf
- 2.5G MSTP组网中的以太网业务保护 Ethernet service protection in 2.5G MSTP networks.pdf
- 10G APD组件的跨阻增益带宽和接收灵敏度 The amplification multiple-bandwidth and optical receiver sensitivity of 10G APD subassembly.pdf
- 2.5Gbs SDH支路净荷处理器芯片实现 Chip implementation for 2.5Gbs SDH tributary unit payload processor.pdf
- 12×10Gbs CMOS并行光接收机前置放大器阵列设计 CMOS preamplifier array for a 12×10Gbs parallel optical receiver design.pdf
文档评论(0)