- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
adc选型指南 adc selection guide
产品选型
栏目编辑:粱梦霄
ADC选型指南
一技术编辑粱梦■
成。图1是3bit全并行ADC功能框
在现代电子设备和电子系统 包含有一个快闪式结构的ADc。
中,高速高分辨率ADC已经成为 图,肤图中可以看出,对于3位全 图2为两步快闳式结构图。该结构
诸如雷达、声纳、高分辨率视频 并行ADC需要23_1个比较器,因此的转换分为两步进行。在第一步转
ADc产
和图像显示、军事和医疗成像、 对于n位精度的转换器则需要2“一1 换期间,第一级中的Flash
高性能控制器与传动器、以及数 个比较器。随着转换位数的提高,
字通讯系统等应用的重要环节。 所需比较器的数目呈指数增长,’芯 significant
例如现代无线基站要求ADC转换 片面积、输入电容以及电路功耗急 的数字输出转换成相对应的模拟信
率至少50MSPS、无杂散失真动态 剧加大,因此全并行结构一般只用 号,并与原始输入相减得到余差信
范围(SFDR)超过80dB,高清电视于8位分辨率以下的转换。另外对 号,再将余差信号送到第二级的
Flash
(HDTV)要求10位50MHz的ADc于快速变化的输入信号,时间的不 ADC中,产生数字输出的低
等。 确定性和失真也是影响高速ADC 位部分LSB(1east bits)。
significant
动态特性的主要原因。 两步快闪式结构的转换时间虽然长
ADC常规结构 两步快闪式结构 于简单的快闪式结构,但是相对来
两步快闪式结构(TwO 说转换速度还是较快的。而且对于
由于转换器的应用领域不同, SteP
Flash
对转换器的特性参数要求也不一 ADC)由两级组成,每一级都N位数字输出的两步快闪式结构的
样,因此相应的ADC结构设计方
案有很多,有积分型、逐次逼近 输入 L萋翳 l
型、快闪型、分布型、算法型、折 V.口¨TR —tR≥』I
-1·—r i
迭插值和∑/A型等等,各种结构 o一7SoV。 —tR≥io
根据各自特点适用于不同的应用场 一‘,
;
合。下面对近年来发展较快的几种 n6,SVo —t髓℃一.竺_
ADc结构分别进行讨论。 一■——一 ;译弼避辍 i
数字输出
全并行结构 -p》、也一 B2
一 B—
您可能关注的文档
- 10Gbs光通信系统中EDC均衡器的性能研究 Study on the performance of EDC equalizers in 10Gbs optical communication system.pdf
- 10Gbs APD-TIA组件的最佳光接收灵敏度 The optimum optical-electronical gain and the optimum optical receiver sensitivity of 10 Gbs APD-TIA subassembly.pdf
- 10G EPON技术的研究与应用 The research and application of 10G EPON technology.pdf
- 10Gbsx12通道VCSEL驱动器阵列设计 10Gbsx12 channel VCSEL driver array technology.pdf
- 10G EPON的ONU硬件设计与实现 Design and implementation of 10Gigabit EPON ONU hardware.pdf
- 2.5Gbs SDHSONET通路终结芯片设计 Chip design for 2.5Gbs SDHSONET path terminator.pdf
- 2.5G MSTP组网中的以太网业务保护 Ethernet service protection in 2.5G MSTP networks.pdf
- 10G APD组件的跨阻增益带宽和接收灵敏度 The amplification multiple-bandwidth and optical receiver sensitivity of 10G APD subassembly.pdf
- 2.5Gbs SDH支路净荷处理器芯片实现 Chip implementation for 2.5Gbs SDH tributary unit payload processor.pdf
- 12×10Gbs CMOS并行光接收机前置放大器阵列设计 CMOS preamplifier array for a 12×10Gbs parallel optical receiver design.pdf
文档评论(0)