行为层级之功率最佳化合成方法.PDFVIP

行政院國家科學委員會補助專題研究計畫成果報告 ※※※※※※※※※※※※※※※※※※※※※※※※※ ※ 行為層級之功率最佳化合成方法 ※ ※ ※ ※ Power Optimization and Synthesis at Behavioral Level ※ ※ ※ ※※※※※※※※※※※※※※※※※※※※※※※※※ 計畫類別：■個別型計畫 □整合型計畫 計畫編號： NSC 90-2215-E-009-049 執行期間：90 年 8月 1日至 91 年 7月 31日 原計畫主持人： 沈文仁 國立交通大學電子資訊學院院長 國立交通大學電子工程學系教授 代理 主持人：李鎮宜 國立交通大學電子工程學系教授 共同主持人： 本成果報告包括以下應繳交之附件： □赴國外出差或研習心得報告一份 □赴大陸地區出差或研習心得報告一份 □出席國際學術會議心得報告及發表之論文各一份 □國際合作研究計畫國外研究報告書一份 執行單位： 國立交通大學電子工程學系 中 華 民 國 九十一 年 十 月 二十 日 行為層級之功率最佳化合成方法 Power Optimization and Synthesis at Behavioral Level 計劃編號 : NSC 執行期間 : 90 年 8月 1日至 91 年 7月 31日 主持人: 沈文仁國立交通大學電子資訊學院院長 國立交通大學電子工程學系教授 一、中文摘要 estimation. (2). Low-level power analysis is better 關鍵詞：功率最佳化、單晶片系統、功率消耗 for small circuit. When it is used in SOC kind 模型 large system will loss accuracy. 行為 (behavioral)層級的低功率考量隨著單晶片 For SOC designs, most design teams will not 系統(System on a Chip, SOC)時代的來臨將越來 design all circuit blocks in the system by 越重要。主要的原因是：１．當系統的複雜度 themselves. Instead, they integrate many 越來越高，低階的低功率考慮將會相當耗時， well-designed circuit blocks called intelligent 特別是功率消耗的評估。２．低階分析適用於 properties (IPs) and some self-designed circuit 較小的電路，其所針對的分析在單晶片系統的 blocks