基于MIPS多媒体芯片的软件控制与分层设计.pdfVIP

基于MIPS多媒体芯片的软件控制与分层设计.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第31卷第5期 微 计 算 机 应 用 V0I.3lNo.5 2010年 5月 MICROCOMPUTER APPLICAT10NS May.2010 基于MIPS多媒体芯片的软件控制与分层设计 周恕义 2徐晓亮 (北京工业大学现代教育技术中心 北京 100124 北京工业大学 计算机学院 北京 100124) 摘要:介绍了以NIPS架构为核心的SNP8654多媒体处理芯片的主要结构,提出了嵌入式播放系统的分层结构设计的框架,以 及使用程序控制芯片对多种媒体格式文件的解码方法。分层结构有利于提高程序的封装性和模块化程度,同时设计的程序 控制CPU方法是整个播放系统能否成功解码的关键。 关键词 :MIPS 分层结构 CPU控制 SoftwareControlandLayeredDesignof Multi——MediaChipBasedonMIPSArchitecture ZHOU Shuyi, XU Xiaoliang (ModemTechnologicalCenterinEducation,BeringUniversityofTechnology,Beijing,100124,China, ComputerScienceInstitute,BeijingUniversityofTechnological,Beijing,100124,China) Abstract:ThestructureofSMP8654mediaprocessorbasedonMIPSarchitectureisintroduced.TheLayeredstructureoftheembed— dedplayersystem ispresentedandthellSeofprogram forcontrollingtheprocessortodecodevarietyofmediaformatsisalsoproposed. Layeredstructurewillbehelpfulfortheprogram tOimprovethelevelofencapsulationandmodularity,andmeanwhile,thedesignedto . controltheCPU isthekeytotheSuccessofdecoding Keywords:NIPS,Layeredstmcture,CPU control 随着科学技术的发展,商业激烈竞争的演变,人们生活水平的提高,数字高清 电视的逐渐普及,对处理 视频的芯片也提出了高清的需求。SigmaDesigns公司在 2009年发布了新一代安多媒体处理器芯片 SMP8654。其高效的性能满足当前人们对高清视频的需求。 在众多类型的RISCCPU体系中,MIPS(MicroprocessorwithoutInterlockedPipelineStages)是相当成功的 一 种。MIPS体系结构源于斯坦福大学的一个学术研究项 目。在所有当前使用的RISC体系结构中,MIPS仍 然是最简单的体系结构之一,其极低的实现成本,也使其特别适用于嵌入式微处理器 。 1 SMP8654芯片 SMP8654是一个多处理器核心的处理器,它采用了500MHz的MIPS的24Kf处理器核心 ,可完成更复 杂的业务应用。第二个处理器 (FPU333MHz)用于管理中断和减轻繁重的系统工作,以进一步优化主CPU 利用率。第三个MIPS处理器(MIPS4Kec核心333MHz)负责管理所 有的系统安全功能,包括密钥生成及解密;安全媒体处理器架构提供了先进的内容保护,支持多种数字 本文于2009~12—30收到,2010—03—22收到修改稿。 基金颁发部门:北京市教育委员会;项 目名称:北京高

文档评论(0)

lizhencai0920 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6100124015000001

1亿VIP精品文档

相关文档