数字电子课程设计报告--数字钟--电子钟.doc

《数字电路》课程设计总结报告 题目：数字电子钟 指导老师：欧触灵 设计人员：刘少波 学号：200611611114 同组成员：张俊强 学号：200611611125 班级：信处1062 日期：????????2008年11月17日——2008年11月21日 广东海洋大学信息学院 一、设计目的 1.显示时、分、秒，采用24小时制。 2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位，校时时钟源可以手动输入或借用电路中的时钟。 3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 二、设计要求1．设计指标时间以小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确由晶体振荡器提供时间基准信号。2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；3．制作要求自行装配和调试，并能发现问题和解决问题。4．编写设计报告写出设计与制作的全过程，附上资料和。 图（1） 单元电路设计：各功能块电路图，各部分定性说明以及计算分析。 晶体振荡器电路： 晶体振荡器是构成数字式时钟的核心，它保证了时钟准确及稳定。所示电路通过非门构成的输出为方波的晶体振荡电路，这个电路中，非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域。电容、与晶体构成一个谐振，完成对振荡频率的控制功能，同时提供了相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体的频率为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。， C1、C2为30pF。。由于CMOS电路的输入阻抗极高，因此反馈电阻R1选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。 CMOS晶体振荡器分频器电路： 由于数字钟晶体振荡器输出的频率较高，为了得到1HZ的频率，需对输出频率进行多次分频，以便得到较低的1HZ频率。由于各种分频集成块中，CD4060集成块的分频次数最高，而且包含电路所需要的非门，故综合比较之下选取CD4060构成晶体振荡器分频电路。 CD4046内部框图 时间计数单元： 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 校时电路： 当电子钟接通电源或者计时发现误差时, 均需要校正时间。校时电路分别实现对时、分的校准。由于每个机械开关具有抖动现象, 因此用RS 触发 器作为去抖电路。采用RS 基本触发器及单刀双掷开关, 闸刀常闭于2 点, 每扳动一次产生一个计数脉冲, 实现校时功能。电路如下图 所示。 四、元器件 本实验用到的元器件如下列表所示： 元器件名称 数量 元器件名称 数量 5V电源 1 蜂鸣器 1 万用板 1 开关 2 钳子 2 剪刀 1 电烙铁 1 网线 若干 32768HZ晶振 1 共阴数码管 6 30pF电容 2 0.01uF电容 1 10uF电容 1 10M(、15K(、68K( 1 CD4511 6 CD4060 1 74HC390 6 74HC51 1 74HC00 7 74HC30 1 555定时器 1 插槽 若干 芯片结构图如下所示： 五、功能模块电路图 数码管的检测： 用万用表检测，调至欧姆档，500(，红表笔接数码管3脚或6脚，黑表笔接数码管其它各个管脚，依次检测。若数码管各段都有正常发光，则该数码管正常。 十进制测法仿真电路如下： 利用一个六进制电路和十进制连接成一个六十进制电路，电路可从0—59显示 利用CD4060、电阻及晶振连接成一个分频——晶振电路利用两个六十进制和一个十二进制连接成一个时、分、秒都会进位的电路总图利用74HC51D和74HC00及电阻连接成一个校时电路: (1) 用示波器检测石英晶振的输出信号波形和频率, 输出频率应为32768Hz。 (2) 将32768Hz 信号送入分频器, 用示波器检查各级分频器的输出频率是否符合要求。 (3) 将1Hz 秒脉冲分别送入时、分、秒计数器, 检查各组计数器的工作情况。 (4) 观察校时电路的功能是否满足要