现代数字系统综合设计.ppt

现代数字系统综合设计;可编程逻辑器件PLD;半定制;;F2=B+C+D;下图列出了连接的三种特殊情况:; 下图给出最简单的PROM电路图，右图是左图的简化形式。;三、PLD的分类;A;2. 与、或全编程：;3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。;四、PLD的性能特点; 4. 提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度；;现场可编程门阵列FPGA;一、现场可编程门阵列FPGA结构;二、现场可编程门阵列FPGA的特点;EDA-V型实验系统; ;可编程逻辑器件封装;数字电路逻辑状态与电平标准规定;数字电路逻辑状态与电平标准规定;数字电路逻辑状态与电平标准规定; FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。;CPLD与FPGA的关系;FPGA工作原理; Cyclone（飓风）：Altera中等规模FPGA，2003年推出，0.13um工艺,1.5v内核供电，是一种低成本FPGA系列 ，是目前主流产品，其配置芯片也改用全新的产品。;一、EDA-V型实验系统介绍;ＦＰＧＡ芯片;实验系统布局图;Quartus II简介; Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。;VHDL;原理图编辑;一位二进制半加器;半加器电路真值表;半加器原理图型;常用逻辑符号;半加器符号;半加器的仿真波形图;执行 New Project Wizard 命令 新建工程;;;;;;;;;原理图编辑方式;绘制好的半加器原理图;;引脚锁定;双击管脚;进行编译;新建用于仿真的波形文件;;左键单击List;;设置仿真时间; 在波形仿真之前要设置合理的结束时间和每个栅格的时间，如图执行Edit-End Time…命令，设置合适的仿真结束时间，执行Edit-Grid Size…命令，设置合适的栅格时间。;设置输入信号波形;;功能仿真;生成元件符号;点击这个符号;生成的符号;点击这些ＴＡＢ页可以切换不同窗口;;表决器 的原理图;输入;;全加器原理图2;;;;;双击;完成全加器的原理图;新建波形文件;双击此处;;仿真及波形图;新建原理图文件后，点 可以看到新生成的符号;串行进位并行加法器;八位二进制加法器原理图;;八位二进制加法器的仿真波形图;验证性实验报告书写格式 (1)实验内容 (2)实验目的 (3)实验设备 (4)实验方法与手段 (5)实验原理图 (6)实验现象（结果）记录,分析 (7)实验结论与体会