第六章FPGA--verilog.ppt

可编程逻辑器件－－PLD;脉冲与数字电路课程的回顾;脉冲与数字电路课程的回顾;图9－2 多路选择器;图 9-3: 八选一多路选择器逻辑框图;脉冲与数字电路课程的回顾;传统的逻辑系统:当规模增大时 ;脉冲与数字电路课程的回顾;PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、;二、可编程逻辑器件的基本结构;　　由多个多输入与门组成，用以产生输入变量的各乘积项。;PLD 器件中连接的习惯画法;　　由多个多输入与门组成，用以产生输入变量的各乘积项。;由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC; 由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。; (一) 按可编程部位分类;通常简称HDPLD ;　　ISP 器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。;A;下图列出了连接的三种特殊情况:; 下图给出最简单的PROM电路图，右图是左图的简化形式。;三、PLD的分类;;3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。;AnBnCn;GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。; ;;4．异或－寄存器输出结构：;每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器;6.7.1 时序可编程逻辑器件中的宏单元;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;PLD高密度器件 CPLD(复杂的可编程逻辑器件)在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络 CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;下页;下页;下页;下页;下页;下页;七、PLD的编程;3、 PLD器件简介;2．PLD的分类;3、 PLD器件简介;如何实现编程？;第八章 可编程逻辑器件;第八章 可编程逻辑器件;第八章 可编程逻辑器件;第八章 可编程逻辑器件;第八章 可编程逻辑器件;第八章 可编程逻辑器件;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;1.4 常用的EDA软件工具;集成的CPLD/FPGA开发工具 ;逻辑综合工具（Synthesis Tools） ;仿真工具（simulation tools）;3、 PLD器件简介;3、 PLD器件简介;FPGA结构原理图;四、PLD的性能特点; 4. 提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度；;五、用PLD实现逻辑电路的方法与过程;第二节 现场可编程门阵列FPGA;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;3、 PLD器件简介;PLD的逻辑符号表示方法;PROM结构;用PROM实现组合逻辑电路功能;PLA结构;PAL结构;AnBnCn;GAL结构;GAL器件的OLMCOutput Logic Macro Cell;可编程连线阵列;FPGA结构原理图;LE内部结构;查找表的基本原理;查找表的基本原理;FPGA中的嵌入式阵列（EAB）;内部晶体震荡器;CPLD与FPGA的区别;FPGA与CPLD的区别;FPGA与CPLD的区别;FPGA与CPLD的区别;FPGA与CPLD的区别;PLD器件的命名与选型;管脚的定义;PLD的设计步骤;设计输入;设计处理;模拟仿真;在系统编程技术ISP－－In System Program;在系统编程技术ISP－－In System Program;边界扫描测试技术BST－－