CRCr16算法与FPGA实现.pdfVIP

第３１卷　第５期 四 川 兵 工 学 报 ２０１０年５月  【自动化技术】  ＣＲＣ－１６算法与ＦＰＧＡ实现 ａ ｂ 罗志聪 ，孙奇燕 （福建农林大学 ａ．机电工程学院；ｂ．计算机与信息学院，福州　３５０００２） 摘要：以１６位ＣＲＣ－１６校验码为例，在对ＣＲＣ校验码原理和一般的串行ＣＲＣ生成算法进行分析的基础上，改进 了串行ＣＲＣ算法，并进一步推导出并行ＣＲＣ算法。利用ＱｕａｒｔｕｓＩＩ集成环境和ＶｅｒｉｌｏｇＨＤＬ语言工具将算法转 变为校验码生成电路，并进行验证比较，最后在ＦＰＧＡ上进行了硬件电路的仿真和实现。结果表明，并行ＣＲＣ算 法在速度方面明显优于串行ＣＲＣ算法，但会牺牲较大的硬件空间。 关键词：ＣＲＣ－１６；串行；并行；ＶｅｒｉｌｏｇＨＤＬ；ＦＰＧＡ 中图分类号：ＴＮ９１ 文献标识码：Ａ 文章编号：１００６－０７０７（２０１０）０５－００８９－０４ 　　现代数据通信要求信息传输具有高度可靠性，即误码 ｇ（ｘ），得商Ｑ（ｘ）以及余数Ｒ（ｘ），此处除法为模２除，ｇ（ｘ） 率要足够低。然而，数据信号在传输过程中不可避免地会 是ｒ＋１位的多项式，公式表示为 ｒ 受到噪声干扰，或者信道不理想，从而造成的码间干扰而 ｘＤ（ｘ） Ｒ（ｘ） ＝Ｑ（ｘ）＋ 产生差错，即出现误码。通常信道不理想产生的误码通过 ｇ（ｘ） ｇ（ｘ） 均衡的方法进行改善或消除，噪声干扰产生的误码则可以 　　余数Ｒ（ｘ）就是所求的ｒ位ＣＲＣ码，将其附加在Ｄ（ｘ） ［１］ 后形成发送码Ｓ（ｘ）。接收端判断Ｓ（ｘ）是否能被生成多项 通过差错控制进行消除 。差错控制的核心是差错编码， 其中循环冗余校验码（ｃｙｃｌｉｃｒｅｄｕｎｄａｎｃｙｃｈｅｃｋ，ＣＲＣ）由于 式ｇ（ｘ）整除，若能则传输无差错，否则，传输有差错。 编码和解码方法简单以及检错和纠错能力强等特点，在数 据通信及测控领域中有着广泛的应用。ＣＲＣ校验码的计 ２　ＣＲＣ－１６校验码生成算法 算利用软件硬件均能实现，是进行数据传输差错检测的一 ２．１　串行算法 种很好的手段。本文中以１６位 ＣＲＣ－１６校验码为例，在 设需发送 １６位 的二进制数据序列 Ｄ（ｘ）＝ 一般的串行ＣＲＣ生成算法基础上改进了串行 ＣＲＣ算法， １０１００１１１０１００００１１，采用ＣＲＣ－１６方式进行编码。生成多 并通过进一步推导给出并行ＣＲＣ算法，最后对算法进行了 １６ １５ ２ 项式为 ｇ（ｘ）＝ｘ ＋ｘ ＋ｘ ＋１，它的二进制码是 比较和实现。 ［３］ １