DSPCPLD与单片机高速数据采集装置设计研究分析.docVIP

DSPCPLD与单片机高速数据采集装置设计研究分析 　　摘要：数据采集的速度不断的需要提高，为了满足对频率和分辨率技术上的要求，利用DSP、CPLD及单片机技术构建一种高速采集装置。下面就以这些电器元件为核心设计了一个高速信息采集装置。 　　关键词：DSP；CPLD；分组处理；系统构成；USB选择 　　中图分类号：TP274.2 文献标识码：A文章编号：1007-9599 (2011) 24-0000-01 　　DSP, CPLD and MCU High-speed Data Acquisition Device Design Research and Analysis 　　Sheng Zhen,Niu Dou 　　(Northeast Dianli University,Jilin132012,China) 　　Abstract:Data acquisition speed constant need to improve,in order to meet the frequency and resolution of technical requirements,the use of DSP,CPLD and single chip computer technology to build a high-speed acquisition device.Heres to the electrical components as the core to design a high speed data acquisition device. 　　Keywords: DSP;CPLD;Packet processing;System structure;USB selection 　　一、DSP、CPLD及单机片数据采集装置的组成 　　目前电子技术不断发展，人们对自动化数据处理与采集的频率和分辨率都提出了更加严格的要求，因此高速度的数据采集装置就成为了需求的热点。而在DSP、CPLD以及单片机的帮助下可以设计构成高速数据采集装置，并为实际应用服务。其组成如下： 　　系统首先对电压和电流的模拟信号进行调整，分别利用2个A/D芯片进行数据转换成为数字信号，然后传输至复杂可编程逻辑元件，即CPLD，同时利用2个RAM完成采集数据的存储。在CPLD上编辑程序控制时序，然后RAM完成读写。系统中DSP即数字处理芯片输出原始信号，并通过CPLD完成对RAM数据的读取，此数据为采样数据，最后传输到单片机上，利用单片机的接口完成向控制计算机的数据传输，同时单片机还具有引导和装载程序的功能。 　　二、高速数据采集装置的芯片组成与功能实现 　　（一）双通道ADC高速芯片 　　选择高速A/D转换芯片是系统产生合理时序的重要基础，采用的芯片最好具备两种输出模式，如LTC2299，一种是复用、一种是非复用。采用复用模式的时候时序与采用非复用模式的时序不同。在设计的时候如果突出其高速采集性质，为了节约CPLD的端口，选择采用的是复用模式对时序进行控制，此时序为CPLD生成。 　　（二）异步RAM的选用 　　数据处理中RAM的选择突出其高速性能，选择高速性能推出的静态RAM可以实现系统的高速性需求。在设计中将采用的RAM分为两组，如IS61LV51216。分别对电压和电流进行采集，每组由4个芯片组成，控制的存储深度可达4M×16bit。在采集装置中芯片的读写时序也是以CPLD生成。 　　（三）可编程逻辑器的选择 　　系统选择了ISPMACHLC4256V芯片，其由四种封装模式，根据系统的需求选择的是176TQFP模式完成对系统支持，此模式包括256个模块、128通用管脚、4个备用引脚，最大的工作频率可以达到322MHz，电压3.3V。在高速数据采集系统中此芯片功能有：首先产生控制时序，利用复用模式下的高速A/D芯片提供的控制信号，将采样的数据读入到CPLD上；利用时序控制，为RAM芯片提供控制信号，将采样数据写入芯片中；读取控制时序，为控制芯片提供读出控制信号，将由SRAM存储的采样数据读入逻辑元件中。此时读入CPLD的采样数据就会被DAP取出，然后通过DAAP的相应接口传递给单片机，最后利用单片机的USB接口完成对计算机的传输，这就完成了数据采集、暂存、传输的全过程，且速度极高。 　　（四）DSP元件选择 　　在设计的高速采集系统中，利用DSP来控制原始的A/D信号的转换，同时对高速采集数据的信号进行预先处理和分析，并以此对数据存储的过程进行相应的控制。因为高速采集的时候A/D转换速度高，数据流量巨大，单纯的利用单片机是不能完成采集需求的，所以在设计中采用DSP来完成处理，如：TMS320VC5402芯片，此类